

wangjratamangrdtchnmospbklas_eob_ ด้วยมอสทรานซิสเตอร์แบบใบอัลที่ขับอดี
แบบเกทโลยเมื่อน และแบบใบอัลที่ขับอดีและเกทโลยเมื่อนมีช่วงปฏิบัติการกว้างและ
ทำงานที่แรงดันไฟเลี้ยงต่ำ

Low-Voltage Rail-to-Rail Class-AB CMOS Voltage Follower with Bulk-Driven,
Quasi-Floating-Gate and QFG-Bulk-driven MOS Transistor Techniques

รัวชัย ทองเหลี่ยม

โปรแกรมวิชาวิศวกรรมอิเล็กทรอนิกส์ คณะวิทยาศาสตร์และเทคโนโลยี มหาวิทยาลัยราชภัฏนครปฐม

E-mail thawatchait@npru.ac.th

บทคัดย่อ

บทความนี้นำเสนอวิธีการแรงดันชีมอสแบบคลาส เอบี ด้วยทรานซิสเตอร์แบบใบอัลที่ขับอดี แบบเมื่อนเกทโลย และแบบใบอัลที่ขับอดีและแบบเกทโลยเมื่อน อุปกรณ์แบบใหม่นี้สามารถให้ช่วงแรงดันไฟเลี้ยงต่ำกว่า ภาค เอาร์พุตถูกต่อในลักษณะคลาส-เอบี ด้วยทรานซิสเตอร์เกทโลยเมื่อน แรงดันเมื่อนแบบคลาส-เอบี ทั้ง 3 แรงดัน ภาคคายหลักการทำงานของวงจรป้อนกลับแบบลบ วงจรที่นำเสนอนี้ถูกออกแบบโดยใช้เทคโนโลยีชีมอสขนาด 0.18 ไมโครเมตร และทำงานภายใต้แรงดันไฟเลี้ยง 1 โวลต์ จากผลการจำลองวิธีการแรงดันที่นำเสนอนี้แสดงแรงดันอินพุตและเอาร์พุตสูง มีช่วงปฏิบัติการกว้าง ค่าความต้านทานเอาร์พุตมีค่าเท่ากับ $0.18 \text{ m}\Omega\text{dB}$, $0.23 \text{ m}\Omega\text{dB}$ และ $0.7 \text{ m}\Omega\text{dB}$ ที่ 10 kHz

คำสำคัญ: แรงดันไฟเลี้ยงต่ำ, แรงดันเมื่อน, การป้อนแรงดันที่ขับอดี, ทรานซิสเตอร์เกทโลยเมื่อน, ทรานซิสเตอร์ป้อนแรงดันที่ขับอดีและเกทโลยเมื่อน และช่วงปฏิบัติการกว้าง

Abstract

This paper presents the low voltage CMOS class-AB voltage follower with bulk-driven quasi-floating-gate (QFG) MOS transistor, and bulk-driven-quasi-floating-gate (QFG) MOS transistor. The analog building blocks are employed rail-to-rail operation. The output stages are connected in the class AB configuration by using QFG transistor. All of the pseudo voltage follower are operated negative feedback. The pseudo voltage follower circuits are designed by using the $0.18 \mu\text{m}$ CMOS technology and supply voltage operated 1 V. Simulation results of the proposed circuit has the wide range in rail-to-rail input and output swings. Finally, the output resistance of the voltage follower with bulk-driven, quasi-floating-gate (QFG) MOS transistor and bulk-driven-quasi-floating-gate (QFG) MOS transistor are $0.18 \text{ m}\Omega\text{dB}$, $0.23 \text{ m}\Omega\text{dB}$, and $0.7 \text{ m}\Omega\text{dB}$, respectively.

Keywords: Low voltage, voltage follower, bulk-driven transistor, quasi-floating-gate transistor, bulk-driven-quasi-floating-gate transistor, and rail-to-rail.

1. บทนำ


วงจรตามแรงดันแบบซีมอส คือวงจรที่ทำหน้าที่ส่งผ่านแรงดันจากอินพุตไปยังเอ้าท์พุตที่ถูกต่อด้วยโหลดค่าความต้านทานต่ำ ซึ่งวงจรตามแรงดันมีความสำคัญและถูกนำไปใช้งานมากในวงจรอิเล็กทรอนิกส์และวงจรคอมพิวเตอร์ คุณสมบัติที่สำคัญของวงจรตามแรงดันดังนี้ อินพุตอิมพีเดนซ์สูง เอ้าท์พุตอิมพีเดนซ์ต่ำมาก สามารถขับโหลดที่มีความต้านทานต่ำได้ อัตราสกัดสูง สัญญาณเอ้าท์พุตสามารถสวิงได้กว้าง สามารถทำงานที่ความถี่สูงได้ ความผิดเพี้ยนของสัญญาณต่ำ กำลังงานสูญเสียต่ำ (Kasemsuwan, และ Nakhlo) งานวิจัยจำนวนมากที่ทำการออกแบบแบบวงจรตามแรงดันเพื่อให้วงจรตามแรงดันมีช่วงปฏิบัติการกว้าง วงจรตามแรงดันเสมือน (Fisher, Nagaraj และ Saether et al) เป็นที่นิยมอย่างมากในการนำหลักการของวงจรมาออกแบบซึ่งใช้งานภาคເອົາຕົ່ມຫຼຸດຂອງວັງຈານໃຫ້ທະນາຄີສເຕ່ວຮັບປົກປົກ pMOS และ nMOS ทำงานลักษณะคลาส-ເອບີ วงจรตามแรงดันเสมือนที่ถูกออกแบบมีช่วงปฏิบัติการกว้าง แต่ข้อบกพร่องของวงจรคือ ถ้าแรงดันไฟเลี้ยงลดต่ำลงน้อยกว่าหรือเท่ากับหนึ่งโวลต์ แรงดันเอ้าท์พุตไม่สามารถสวิงกว้างได้

งานวิจัยนี้นำเสนอวงจรตามแรงดันเสมือนแบบซีมอสทำงานภายใต้แรงดันไฟเลี้ยงต่ำ การออกแบบวงจรภาคอินพุตได้อาศัยหลักการของวงจรໂອໂຫໂອ และออกแบบวงจรที่ใช้ทรานซิสเตอร์อินพุต 3 วงจร ดังนี้ วงจรที่หนึ่งใช้ทรานซิสเตอร์ใบอัลฟ์ที่ขับด้วย วงจรที่สองใช้ทรานซิสเตอร์เสมือนเกทโลຍ และวงจรที่สามใช้ทรานซิสเตอร์ใบอัลฟ์ที่ขับด้วยเกทโลຍเสมือน ซึ่งการออกแบบดังกล่าวจะทำให้วงจรสามารถทำงานที่แรงดันไฟเลี้ยงต่ำ และอินพุตและเอ้าท์พุตของวงจรมีช่วงปฏิบัติการกว้าง วงจรภาคເອົາຕົ່ມຫຼຸດຂອງລักษณะคลาส ເອບີ ด้วยวิธีการใช้ทรานซิสเตอร์เกทโลຍเสมือน


ในบทความวิจัยนี้มีรายละเอียดดังต่อไปนี้ หัวข้อที่ 2 อธิบายวงจรตามแรงดันแบบซีมอสพื้นฐาน หัวข้อที่ 3 มีการนำเสนอวงจรตามแรงดันเสมือนแบบคลาส ເອບີ ที่ใช้ทรานซิสเตอร์ที่ป้อนแรงดันที่ขับด้วย ทรานซิสเตอร์เกทโลຍเสมือน และวงจรที่สามใช้ทรานซิสเตอร์เสมือนเกทโลຍและใบอัลฟ์ที่ขับด้วย และอธิบายการทำงาน หัวข้อที่ 4 แสดงผลการจำลองวงจรตามแรงดันเสมือนแบบคลาส ເອບີ ที่นำเสนอ และหัวข้อที่ 5 สรุปผลงานวิจัย

2. วงจรตามแรงดันแบบซีมอสพื้นฐาน

ภาพที่ 1(ก) แสดงโครงสร้างวงจรตามแรงดันเสมือนประกอบด้วยโอทีເອ (A_O) และวงจรภาคເອົາຕົ່ມຫຼຸດที่ถูกออกแบบด้วยวงจรขยายขอร่วมต่อลักษณะคลาส-ເອບີ โครงสร้างของวงจรตามแรงดันเสมือนแบบคลาส-ເອບີ ถูกต่อให้วงจรทำงานลักษณะป้อนกลับแบบลบ (Negative feedback) ซึ่งจะทำให้แรงดันเอ้าท์พุตมีค่าเท่ากับแรงดันอินพุต ภาพที่ 1(ข) แสดงวงจรตามแรงดันเสมือนแบบทว่ำไปประกอบด้วยวงจรภาคอินพุตซึ่งถูกออกแบบด้วยวงจรโอทีເອ (A_O) วงจรโอทีເອประกอบด้วย mosทรานซิสเตอร์ M₁-M₄ และวงจรภาคເອົາຕົ່ມຫຼຸດประกอบด้วย mosทรานซิสเตอร์ M₅-M₆ ขาเกทของ M₂ ต่อ กับเอ้าท์พุต ข้อบกพร่องของวงจรดังกล่าวคือ เอ้าท์พุตสวิงบวกเท่ากับ $V_{DD} - (V_{DSAT} + V_{GS})$



ภาพที่ 1 (ก) โครงสร้างวงจรตามแรงดันเสมือน และ (ข) วงจรตามแรงดันเสมือนแบบทว่ำไป



ภาพที่ 2 วงจรตามแรงดันแบบสมீอ่อน (g) วงจรอภาคอินพุตที่ใช้มอสทรานซิสเตอร์มีการใบอัสที่ขับอตี้ และ (h) วงจรอภาคอินพุตที่ใช้มอสทรานซิสเตอร์แบบเกทโลยสมீอ่อน และ (c) วงจรอภาคอินพุตที่ใช้มอสทรานซิสเตอร์ใช้การใบอัสที่ขับอตี้และเกทโลยสมீอ่อน

3. วงจรตามแรงดันสมீอ่อนแบบคลาส-เอบี ที่นำเสนอ

3.1 มอสทรานซิสเตอร์ที่ใช้การใบอัสที่ขับอตี้

ภาพที่ 2(g) แสดงวงจรตามแรงดันแบบสมீอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเอที่ใช้มอสทรานซิสเตอร์มีการใบอัสที่ขับอตี้ นำมายกแบบเป็นวงจรอภาคอินพุตและเอาต์พุตของวงจรขยายสัญญาณแบบป้อนกลับกระแสที่นำเสนอนี้ เป็นวงจรที่หนึ่ง วงจรตามแรงดันประกอบด้วยมอสทรานซิสเตอร์ M_1 - M_6 การทำงานของวงจรมีความสามารถอิจิบายได้ดังนี้ แรงดันอินพุตเข้ามาที่ V_{IN} (ขับอตี้) ของ M_1 และแรงดันเอาต์พุต V_{OUT} มีค่าไม่เท่ากับแรงดันอินพุต V_{IN} ชี้ว่าขณะ วงจรจะทำการขยายแรงดันผลต่างไปปรากฏที่หนด V_{O1} และทرانซิสเตอร์ M_5 และ M_6 ต่อในลักษณะคลาส-เอบี (J. Ramirez-Angulo, et al) แรงดันใบอัสเมื่อค่าเท่ากับ V_{B2} โดยใบอัสผ่านตัวต้านทาน R_{G3a} และ R_{G4a} ซึ่งมีค่าความต้านทานมาก ทرانซิสเตอร์ M_5 และ M_6 ทำการขยายแรงดันจากหนด V_{O1} ไปที่ V_{OUT} เพื่อแรงดันเอาต์พุต V_{OUT} เท่ากับแรงดันอินพุต V_{IN} ซึ่งวงจรจะทำงานด้วยคุณลักษณะการป้อนกลับแบบลบ ตัวต้านทาน R_{C1} และตัวเก็บประจุ C_{C1} ทำหน้าที่ดัดแปลงความถี่ของวงจรขยายให้มีเสถียรภาพ เราคาสามารถวิเคราะห์หาค่าความต้านทานเอาต์พุตของวงจรตามแรงดันมีค่าเท่ากับ

$$R_{OUT} \cong \frac{1}{g_{mb1}(g_{m5} + g_{m6})(r_{O1} \parallel r_{O3}) \parallel r_{O5} \parallel r_{O6})} \quad (1)$$

เมื่อ g_{mb1} คือค่าถ่ายโอนความนำที่ขับอตี้ของ M_1 g_{m5} และ g_{m6} คือค่าถ่ายโอนความนำของ M_5 และ M_6 และ r_{O1}, r_{O3}, r_{O5} และ r_{O6} คือค่าความต้านทานเอาต์พุตของ M_1, M_3, M_5 , และ M_6

3.2 มอสทรานซิสเตอร์แบบเกทโลยสมีอ่อน

ภาพที่ 2 (ข) แสดงวงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์แบบเกทโลยสมีอ่อนนำมาออกแบบเป็นวงจรภาคอินพุตและเอาต์พุตของวงจรขยายสัญญาณแบบป้อนกลับกระแสที่นำเสนอด้วยวิธีการแรงดันแบบมอสทรานซิสเตอร์ M_1-M_6 วงจรตามแรงดันประกอบด้วยมอสทรานซิสเตอร์ M_1-M_6 การใบอัสมมอสทรานซิสเตอร์แบบเกทโลยสมีอ่อน (QFG) ด้วยวิธีการแรงดันใบอัสมีค่าเท่ากับ V_{B3} โดยใบอัสมผ่านตัวต้านทาน R_{G1} และ R_{G2} วงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์แบบเกทโลยสมีอ่อนจะมีตัวเก็บประจุเขื่อมต่อระหว่างแรงดันอินพุตกับขาเกทโลยของมอสทรานซิสเตอร์ M_1 และ M_2 วงจรตามแรงดันแบบสมีอ่อนที่ก่อล่างมาในการทำงานเหมือนกับวงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์มีการใบอัสมีค่าที่ขาดตัวต้านทานด้วยคุณลักษณะการป้อนกลับแบบลับ เรากำนักรวิเคราะห์หากค่าความต้านทานเอาต์พุตของวงจรซึ่งมีค่าเท่ากับ

$$R_{OUT} \cong \frac{1}{g_{m1}(g_{m5} + g_{m6})(r_{O1} \parallel r_{O3}) (r_{O5} \parallel r_{O6})} \quad (2)$$

เมื่อ g_{m1} คือค่าถ่ายโอนความนำของ M_1 g_{m5} และ g_{m6} คือค่าถ่ายโอนความนำของ M_5 และ M_6 r_{O1}, r_{O3}, r_{O5} และ r_{O6} คือค่าความต้านทานเอาต์พุตของ M_1, M_3, M_5 , และ M_6

3.2 มอสทรานซิสเตอร์แบบใบอัสมีค่าที่ขาดบอดี้และเกทโลยสมีอ่อน


ภาพที่ 2(ค) แสดงวงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์ใช้การใบอัสมีค่าที่ขาดบอดี้และเกทโลยสมีอ่อนนำมาออกแบบเป็นวงจรตามแรงดันซึ่งประกอบด้วยมอสทรานซิสเตอร์ M_1-M_6 การใบอัสมมอสทรานซิสเตอร์แบบเกทโลยสมีอ่อน (QFG) ด้วยวิธีการแรงดันใบอัสมีค่าเท่ากับ V_{B3} โดยใบอัสมผ่านตัวต้านทาน R_{G1} และ R_{G2} วงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์ใช้การใบอัสมีค่าที่ขาดบอดี้และเกทโลยสมีอ่อนจะถูกออกแบบให้แรงดันอินพุตต่อตัวเก็บประจุซึ่งตัวเก็บประจุตอกับขาเกทโลยสมีอ่อน และแรงดันอินพุตต่อขาบอดี้ ซึ่งวิธีการดังกล่าวจะทำให้ค่าถ่ายโอนความนำของมอสทรานซิสเตอร์เพิ่มมากขึ้น และทำให้วงจรสามารถทำงานภายใต้แรงดันไฟเลี้ยงต่ำได้ วงจรตามแรงดันแบบสมีอ่อนมีการทำงานเหมือนกับวงจรตามแรงดันแบบสมีอ่อนที่ถูกออกแบบด้วยพื้นฐานของวงจรโอทีเออที่ใช้มอสทรานซิสเตอร์มีการใบอัสมีค่าที่ขาดบอดี้ ก่อล่างคือวงจรจะทำงานด้วยคุณลักษณะการป้อนกลับแบบลับ เรากำนักรวิเคราะห์หากค่าความต้านทานเอาต์พุตของวงจรซึ่งมีค่าเท่ากับ

$$R_{OUT} \cong \frac{1}{(g_{m1} + g_{mb1})(g_{m5} + g_{m6})(r_{O1} \parallel r_{O3}) (r_{O5} \parallel r_{O6})} \quad (3)$$

เมื่อ g_{m1} คือค่าถ่ายโอนความนำของ M_1 g_{mb1} คือค่าถ่ายโอนความนำการใบอัสมีค่าที่ขาดบอดี้ของ M_1 g_{m5} และ g_{m6} คือค่าถ่ายโอนความนำของ M_5 และ M_6 r_{O1}, r_{O3}, r_{O5} และ r_{O6} คือค่าความต้านทานเอาต์พุตของ M_1, M_3, M_5 , และ M_6

4. การจำลองและผลการจำลอง

งานวิจัยนี้ได้ใช้โปรแกรม HSPICE ทำการจำลองผลการทำงานของวงจรที่นำเสนอ ซึ่งใช้เทคโนโลยีชิ้นส่วนขนาด 0.18 ไมโครเมตร และทุกวงจรทำงานภายใต้ไฟเลี้ยง 1 โวลต์ กระแสสูงที่ภาคอินพุตมีค่าเท่ากับ 20 ไมโครแอมป์ และเอาต์พุตมีค่าเท่ากับ 10 ไมโครแอมป์ วงจรในรูปที่ 2(ค) (ข) และ (ค) ป้อนแรงดันใบอัสมีค่าที่ขาดบอดี้ 0.5 โวลต์ ขณะที่ภาคเอาต์พุตป้อนแรงดันใบอัสมีค่าที่ขาดบอดี้ของพีเอ็มอสเท่ากับ 0.5 โวลต์ ซึ่งป้อนผ่านตัวต้านทาน $R_{G1} - R_{G4}$ ค่าความต้านทานที่ใช้ใบอัสมมอสทรานซิสเตอร์มีค่าสูงมากซึ่งตัวต้านทานถูกสร้างด้วยมอสเฟต pMOS โดยที่ทรานซิสเตอร์ทุกตัวทำงานในย่านคักหอฟ



ภาพที่ 3 ผลการจำลองการทำงานของวงจรที่นำเสนอ (ก) แรงดัน V_{OUT} เทียบกับ แรงดัน V_{IN} (ข) ผลการตอบสนองความถี่ (ค) ค่าความต้านทานเอาต์พุต และ (ง) แรงดันเอาต์พุต V_{OUT}

ภาพที่ 3 แสดงผลการจำลองการทำงานของวงจรสายพานกระแสยุคที่สองที่นำเสนอ $V_{OUT}(\text{GD})$ คือแรงดันเอาต์พุตของวงจรตามแรงดันที่ป้องแรงดันอินพุตที่ขาเกท ซึ่งถูกแสดงด้วยกราฟเส้นทึบ $V_{OUT}(\text{BD})$ คือแรงดันเอาต์พุตของวงจรตามแรงดันที่ป้องแรงดันอินพุตที่ขาบอดี้ ซึ่งถูกแสดงด้วยกราฟเส้นจุด $V_{OUT}(\text{QFG})$ คือแรงดันเอาต์พุตของวงจรตามแรงดันที่ป้องแรงดันอินพุตที่เกทโลยสมีอ่อน ซึ่งถูกแสดงด้วยกราฟเส้นประ และ $V_{OUT}(\text{BD-QFG})$ คือแรงดันเอาต์พุตของวงจรตามแรงดันที่ป้องแรงดันอินพุตที่ขาบอดี้และขาเกทโลยสมีอ่อน ซึ่งทำการปรับค่าตั้งแต่ 0 โวლต์ ถึง 1 โวลต์ แล้ววัดแรงดันเอาต์พุต V_{OUT} จากผลการจำลองพบว่า แรงดันเอาต์พุต V_{OUT} ของวงจรตามแรงดันเสมีอ่อนที่นำเสนอ มีค่าประมาณเท่ากับแรงดันอินพุต หรือ $V_{OUT} = V_{IN}$ ภาพที่ 3(ข) แสดงผลการตอบสนองความถี่ ซึ่งต่อโหลดตัวเก็บประจุเท่ากับ 20 pF พบร่วมความถี่ของวงจรตามแรงดันเสมีอ่อนแบบใบอัสที่ขาเกทค่าเท่ากับ 11.1 MHz วงจรตามแรงดันเสมีอ่อนแบบใบอัสที่ขาบอดี้ค่าเท่ากับ 2.56 MHz วงจรตามแรงดันเสมีอ่อนแบบเกทโลยสมีอ่อนมีค่าเท่ากับ 9.43 MHz และวงจรตามแรงดันเสมีอ่อนแบบใบอัสที่ขาบอดี้และเกทโลยสมีอ่อนมีค่าเท่ากับ 11.1 MHz ภาพที่ 3(ค) แสดงผลการตอบสนองความถี่ค่าความต้านทานเอาต์พุต พบร่วมค่าความต้านทานของวงจรตามแรงดันเสมีอ่อนแบบใบอัสขาเกทมีค่าเท่ากับ $8 \text{ m}\Omega\text{dB}$ ค่าความต้านทานของวงจรตามแรงดันเสมีอ่อนแบบใบอัสที่ขาบอดี้มีค่าเท่ากับ $0.18 \text{ m}\Omega\text{dB}$ วงจรตามแรงดันเสมีอ่อนแบบเกทโลยสมีอ่อนมีค่าเท่ากับ $0.23 \text{ m}\Omega\text{dB}$ และวงจรตามแรงดันเสมีอ่อนแบบใบอัสที่ขาบอดี้และเกทโลยสมีอ่อนมีค่าเท่ากับ $0.7 \text{ m}\Omega\text{dB}$ ที่ 10 kHz ภาพที่ 3(ง) แสดงแรงดันเอาต์พุต V_{OUT} ของวงจรตามแรงดันเสมีอ่อนที่นำเสนอ เมื่อป้อนสัญญาณไซน์ที่ความถี่ 100 kHz จากผลการทดลองพบว่าแรงดันเอาต์พุตสวิงของวงจรตามแรงดันเสมีอ่อนที่นำเสนอ มีช่วงปฏิบัติการกว้างกว่าวงจรตามแรงดันเสมีอ่อนทั่วไป และกำลังสูญเสียทั้ง 3 วงจร มีค่าเท่ากับ $40 \mu\text{W}$

5. บทสรุป

งานวิจัยนี้นำเสนอของจรตามแรงดันเสมีอนแบบซีมอสซึ่งมีช่วงปฏิบัติการกว้างและทำงานลักษณะคลาส-เอปี การออกแบบจะทราบแรงดันเสมีอนที่นำเสนอได้ใช้วิธีการของทรานซิสเตอร์แบบป้อนอินพุตที่ขาบอดี้ ทรานซิสเตอร์แบบเกท ลอยเสมีอน และทรานซิสเตอร์แบบป้อนอินพุตที่ขาบอดี้และเกทโดยเสมีอนซึ่งส่งผลให้วงจรสามารถทำงานภายใต้ไฟเลี้ยงต่ำมากได้ และมีช่วงปฏิบัติกว้าง ผลการจำลองแสดงผลการทำงานของจรตามแรงดันที่นำเสนอ มีช่วงปฏิบัติการ วงจรเมีแบบน์ วิดท์เท่ากับ 2.56 MHz, 9.43 MHz และ 11.1 MHz และกำลังสูญเสียทั้ง 3 วงจร มีค่าเท่ากับ 40 μ W

6. เอกสารอ้างอิง

- J. A. Fisher, "A High-Performance CMOS Power Amplifier", *IEEE J. Solid-State circuit*, Vol. SC-20, No. 6, Dec. 1985, pp. 1200-1205.
- J. Ramirez-Angulo, R. G. Carvajal, J. A. Galan, and A. Lopez-Martin, "A Free But Efficient Low-Voltage Class-AB Two-Stage Operational Amplifier," *IEEE Trans Circuit and System II, Express Briefs*, Vol. 53, no. 7, July 2006, 568-571.
- K. Nagaraj, "Large-Swing CMOS Buffer Amplifier", *IEEE J. Solid-State circuit*, Vol.24, no. 1 Feb. 1989, pp. 181-183.
- T. Saether, C. Hung, Z. Qi, M. Ismail and O. Aaserud, "High speed, high linearity CMOS buffer amplifier", *IEEE J. Solid-State circuit*, Vol. 31, No. 2, Feb. 1996, pp. 255-258.
- V. Kasemsuwan, and W. Nakhlo, "A simple 1.5 V rail-to-rail CMOS current conveyor," *J. of Circuit, System and Computers.*, Vol. 16, No. 4, Aug. 2007, 627-639.