


บทที่ 7

วงจรแปลงแอนะล็อกเป็นดิจิทัล และวงจรแปลงดิจิทัลเป็นแอนะล็อก (Analog to Digital Converter and Digital to Analog Converter Circuits)

7.1. วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

ในการรับสัญญาณจากตัวตรวจจับ (Sensor) ที่เป็นสัญญาณแอนะล็อกในรูปของแรงดันหรือกระแสที่เปลี่ยนแปลง เช่น ตัวตรวจจับอุณหภูมิ ความดัน แสง ฯลฯ มาประมวลผลด้วยตัวประมวลผลที่เป็นวงจรดิจิทัล ไมโครโปรเซสเซอร์ หรือไมโครคอมพิวเตอร์ จะต้องมีการเปลี่ยนสัญญาณแอนะล็อกจากตัวตรวจจับเหล่านั้นให้เป็นสัญญาณดิจิทัล โดยใช้วงจรที่เรียกว่า วงจร Analog to Digital Converter (ADC) ซึ่งวิธีการในการแปลงสัญญาณจากแอนะล็อกเป็นดิจิทัลมีหลายวิธีด้วยกันตั้งแต่ใช้วงจรแปลงสัญญาณจากแอนะล็อกเป็น Counter Ramp ADC, แบบ Linear Ramp ADC, แบบ Dual Slope ADC หรือแบบ Successive Approximation ADC ซึ่งวงจรดังกล่าวนี้อาจอยู่ในรูปของวงจรที่ประกอบจากวงจรเปรียบเทียบแรงดัน และวงจรเข้ารหัส หรือวงจรที่ประกอบจากวงจรเปลี่ยนเทียบแรงดันวงจรนับ วงจรเปลี่ยนสัญญาณจากดิจิทัลเป็นแอนะล็อก รวมทั้งที่สร้างเป็นไอซีสำเร็จรูปที่ใช้สำหรับแปลงสัญญาณแอนะล็อกเป็นดิจิทัล โดยเฉพาะ ในการทดลองนี้จะเป็นการทดลองเพื่อทดสอบคุณสมบัติของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Parallel Comparator ADC และไอซีสำเร็จรูปเบอร์ ADC0804 ซึ่งเป็นไอซีในการแปลงสัญญาณจากแอนะล็อกเป็นดิจิทัลขนาด 8 บิต

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลเป็นวงจรที่ทำหน้าที่แปลงสัญญาณแอนะล็อกที่อยู่ในรูปของแรงดันหรือกระแสที่เปลี่ยนแปลง ให้เป็นสัญญาณดิจิทัลเพื่อส่งไปยังส่วนประมวลผลที่ใช้วงจรดิจิทัล ไมโครโปรเซสเซอร์ หรือไมโครคอมพิวเตอร์




รูปที่ 7.1 แสดงบล็อกไดอะแกรมของระบบควบคุมที่ประกอบด้วยวงจร ADC ตัวประมวลผลและวงจร DAC

จากรูปที่ 7.1 ทรานสดิวเซอร์จะตรวจจับการเปลี่ยนแปลงทางกายภาพ (Physical Variable) เช่นการเปลี่ยนแปลงของอุณหภูมิ, ความเข้มของแสง, อัตราการไหล, ความดัน และ ความเร็ว แล้วทำการเปลี่ยนการเปลี่ยนแปลงทางกายภาพเหล่านั้นให้เป็นการเปลี่ยนแปลงของสัญญาณไฟฟ้าในรูปของแรงดันหรือกระแสที่

เป็นส่วนสำคัญโดยตรงกับการเปลี่ยนแปลงทางกายภาพนั้น ๆ อุปกรณ์ทรานสดิวเซอร์ที่สามารถตรวจจับสัญญาณดังกล่าวได้แก่ เทอร์มิสเตอร์ (Thermister) , โฟโตไดโอด (Photo Diode) , โฟโตเซลล์ (Photo cell) , Flow Meter , Pressure Transducer หรือ Tachometer ตามลำดับ หลังจากนั้นจะส่งสัญญาณไฟฟ้าที่ได้ไปยังวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลเพื่อทำการแปลงสัญญาณไฟฟ้าดังกล่าวให้เป็นสัญญาณดิจิทัล แล้วส่งต่อไปยังส่วนควบคุมหรือส่วนประมวลผลที่เป็นวงจรดิจิทัลไมโครโปรเซสเซอร์ หรือ ไมโครคอมพิวเตอร์ ซึ่งจะทำหน้าที่ประมวลผลสัญญาณดิจิทัลที่อินพุต ตามเงื่อนไขของโปรแกรมที่กำหนดไว้ จากนั้นส่งผลลัพธ์ที่ได้จากการประมวลผลในรูปของสัญญาณดิจิทัลไปที่เอาต์พุตซึ่งมีวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกที่ทำการแปลงสัญญาณดิจิทัลให้เป็นแอนะล็อกส่งไปยัง Actuator ที่ใช้ควบคุมการเปลี่ยนแปลงทางกายภาพ เช่น ควบคุมการเปิดปิดของวาล์ว ควบคุมการทำงานของ Heater หรือควบคุมทิศทาง ความเร็ว หรือตำแหน่งของมอเตอร์ เป็นต้น

7.1.1. วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Parallel Comparator

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ง่ายที่สุดได้แก่วงจรแบบ Parallel Comparator หรือเรียกอีกชื่อหนึ่งว่า Simultaneous หรือ Flash ADC แสดงวงจรดังรูปที่ 7.2



รูปที่ 7.2 แสดงวงจร Parallel Comparator ADC

ตารางที่ 7.1 แสดงระดับลอจิกที่จุดต่าง ๆ เมื่อ V_{in} เปลี่ยนแปลง


V_{in}	Comparator Output			Digital Outputs	
	C	B	A	D_1	D_0
0V. ถึง 1V.	0	0	0	0	0
1V. ถึง 2V.	0	0	1	0	1
2V. ถึง 3V.	0	1	1	1	0
3V. ถึง 4V.	1	1	1	1	1

จากรูปที่ 7.1 ตัวต้านทานค่า 1 kΩ จำนวน 4 ตัว ต่อเป็นวงจรแบ่งแรงดันเพื่อสร้างแรงดันอ้างอิงให้แก่วงจรเปรียบเทียบแรงดัน (Voltage Comparator) ซึ่งวงจรเปรียบเทียบแรงดันจะทำหน้าที่ในการเปรียบเทียบว่าแรงดันอ้างอิงที่ขา (-) กับแรงดัน V_{in} ที่ขา (+) โดยถ้าแรงดันที่ขา (+) มีค่ามากกว่าแรงดันที่ขา (-) ก็จะทำให้เอาต์พุตเปลี่ยนจากสถานะลอจิก “0” เป็น “1” จากวงจรจะพบว่า จะสร้างแรงดันอ้างอิงให้กับวงจรเปรียบเทียบตัวที่ 1 เท่ากับ 1 V. ตัวที่ 2 เท่ากับ 2 V. และตัวที่ 3 เท่ากับ 3 V. เอาต์พุตของวงจรเปรียบเทียบแรงดันจะต่อเข้ากับวงจรเข้ารหัส (Encoding Gate) เพื่อทำการเปลี่ยนรหัสที่อินพุตให้เป็นรหัสเลขฐานสอง จำนวน 2 บิต พิจารณาที่อินพุต เมื่อ V_{in} มีค่าระหว่าง 0 V. ถึง 1V. เอาต์พุตของวงจรเปรียบเทียบแรงดันจะเป็น “0” ทั้งหมดเนื่องจากแรงดัน V_{in} มีค่าต่ำกว่าแรงดันอ้างอิงทุกตัวเมื่อ V_{in} มีค่าอยู่ระหว่าง 1 V ถึง 2 V ซึ่งมีค่ามากกว่าแรงดันอ้างอิงของวงจรเปรียบเทียบแรงดันที่ 1 ดังนั้นเอาต์พุตของวงจรเปรียบเทียบแรงดันตัวที่ 1 จะเปลี่ยนสถานะเป็น “1” และในทำนองเดียวกับที่ V_{in} มีค่าเป็น 2 V. ถึง 3 V. และ 3 V. ถึง 4 V. ก็จะได้เอาต์พุตตามตารางที่ 7.1 ส่วนการเข้ารหัส(Encode Gate) สามารถออกแบบได้โดยพิจารณาสัญญาณดิจิทัลเอาต์พุต D_1 และ D_0 เมื่อเขียนสมการในรูปของสมการแบบมินเทอมโดยพิจารณาที่เอาต์พุตเป็น “1” จะได้สมการดังต่อไปนี้

$$D_0 = \overline{ABC} + ABC \tag{7.1}$$

$$D_1 = ABC + \overline{ABC} \tag{7.2}$$

เขียนเป็นวงจรลอจิกได้ดังรูปที่ 7.3



รูปที่ 7.3 แสดงวงจร Encoding Gate

จากวงจรที่ 7.2 แรงดันอ้างอิงที่ได้จากวงจรแบ่งแรงดันที่เพียง 3 ระดับ และสัญญาณดิจิทัลที่เอาต์พุตก็มีเพียง 2 บิต ถ้าระดับของแรงดันอ้างอิง และสัญญาณดิจิทัลมีจำนวนบิตมากขึ้นจะทำให้มีกระบวนการในการออกแบบวงจรที่ยุ่งยากมากขึ้น โดยเฉพาะอย่างยิ่งยิ่งวงจรเข้ารหัสที่จะทำหน้าที่แปลงรหัสจากวงจรเปรียบเทียบแรงดันให้เป็นสัญญาณดิจิทัลตามจำนวนบิตที่ต้องการ เพื่อเป็นการแก้ปัญหาดังกล่าวจะใช้ไอซีเข้ารหัสเบอร์ 74147 (10-Line to 4-Line Priority Encoder) หรือเบอร์ 741148 (8 Data Line to 3-Line Binary Encoder) มาทำหน้าที่ในการเข้ารหัส ดังแสดงในรูปที่ 7.4

7.1.2. ไอซีแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลเบอร์ ADC

ไอซีแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลเบอร์ ADC เป็นไอซีแปลงสัญญาณเป็นดิจิทัลที่นิยมใช้กันอย่างแพร่หลาย มีคุณสมบัติดังนี้


1. เป็นไอซีแบบซีมอสขนาด 20 ขา ใช้หลักการในการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Successive Approximate ADC
2. ได้สัญญาณดิจิทัลที่เอาต์พุตขนาด 8 บิต ที่เป็นแบบลอจิกสามสถานะ (Tri-state Logic) จึงสามารถต่อได้โดยตรงกับบัสข้อมูลของไมโครโปรเซสเซอร์
3. มีค่าความแยกชัด (Resolution) เท่ากับ $5V/255 = 19.6V$
4. มีวงจรกำเนิดสัญญาณภายในที่สร้างคล็อกที่มีค่าความถี่เป็นไปตามสมการ

$$f = \frac{1}{1.1RC} \quad (7.3)$$

เมื่อ R และ C คือตัวต้านทาน และตัวเก็บประจุภายนอก โดยทั่วไป จะใช้ค่า 10 k Ω และ 150 pF ตามลำดับ ความถี่ที่ได้จะมีค่าโดยประมาณเท่ากับ 606 kHz ซึ่งนอกจากจะใช้คล็อกจากวงจรสร้างคล็อกภายในแล้วยังสามารถใช้คล็อกจากภายนอกได้ โดยป้อนคล็อกจากภายนอกเข้าที่ขา CLK IN

5. ถ้าใช้คล็อกความถี่ 606 kHz จะใช้เวลาในการแปลงสัญญาณเท่ากับ 100 μ s หมายความว่าถ้าป้อนสัญญาณแอนะล็อกเข้าที่อินพุต เมื่อเวลาผ่านไป 100 μ s จะได้สัญญาณดิจิทัลที่เอาต์พุต


6. มีการแยกกราวด์ระหว่างสัญญาณแอนะล็อกอินพุตกับกราวด์ของสัญญาณดิจิทัลเอาต์พุตเพื่อเป็นการป้องกันสัญญาณรบกวนที่เกิดขึ้นที่กราวด์ของสัญญาณดิจิทัลซึ่งเป็นผลมาจากการเปลี่ยนสถานะอย่างทันทีทันใดของสัญญาณดิจิทัลที่ทำให้การไหลของกระแสเปลี่ยนแปลง อย่างรวดเร็ว



รูปที่ 7.4 แสดงวงจร Parallel Comparator ADC

7.1.3. วงจรการแปลงแอนะล็อกเป็นดิจิตอลแบบ Ramp


วงจรการแปลงแอนะล็อกเป็นดิจิตอลแบบ Ramp แสดงวงจรพื้นฐานขนาด 4 บิต โดยกำหนดค่าแรงดันต่ำสุดคือ 0V วงจรจะให้รหัสดิจิตอลออกมาทางเอาต์พุต 0000 และแรงดันสูงสุดคือ +3V วงจรจะให้รหัสดิจิตอลออกมาทางเอาต์พุต 1111 ดังรูปที่ 7.8



รูปที่ 7.5 แสดงวงจรพื้นฐานขนาด 4 บิต ADC

รูปที่ 7.5 แสดงวงจรพื้นฐานขนาด 4 บิต ADC ซึ่งเราสามารถแบ่งวงจร ADC โดยละเอียดจะประกอบด้วยวงจร 4 ส่วนคือ

1. วงจรเปรียบเทียบแรงดัน (Voltage Comparator) ทำหน้าที่เปรียบเทียบแรงดันแอนะล็อกอินพุตที่จุด A กับแรงดันป้อนกลับที่จุด B เพื่อส่งสัญญาณลอจิกไปควบคุมสัญญาณนาฬิกา ดังรูปที่ 7.6




รูปที่ 7.6 แสดงพื้นฐานวงจรเปรียบเทียบแรงดัน

การทำงานของวงจรเปรียบเทียบแรงดัน คือวงจรจะมีอินพุตรับสัญญาณแรงดันแอนะล็อก 2 อินพุต (A, B) เพื่อเปรียบเทียบแรงดันที่เข้ามาถ้าอินพุต A > B เอาต์พุต X = 1 และถ้าอินพุต A < B เอาต์พุต X = 0 วงจรภายในจะใช้โอปแอมป์เป็นตัวเปรียบเทียบแรงดันเมื่อแรงดัน V = 1.5 V มากกว่า V = 0 V จะทำให้

แรงดันที่เอาต์พุตของออปแอมป์ $V = 4\text{ V}$ เท่ากับแรงดันของซีเนอร์ไดโอดที่ต่ออยู่ที่เอาต์พุต ซึ่งจะเป็นลอจิก "1" ($A > B = 1$) แต่เมื่อแรงดันที่ $V = 2\text{ V}$ ในขณะที่ $V = 1.5\text{ V}$ ดังนั้นแรงดันที่ B มากกว่าที่อินพุต A จะทำให้แรงดันที่เอาต์พุตของออปแอมป์ $V = 0\text{ V}$ ซึ่งจะเป็นลอจิก "0" ($A < B = 0$)


2. วงจรแอนด์เกต (AND) ทำหน้าที่เป็นสวิตช์ เปิด ปิด สัญญาณนาฬิกา เพื่อป้อนเข้าวงจรนับดังรูปที่

7.7




รูปที่ 7.7 แสดงพื้นฐานแอนด์เกต

การทำงานของแอนด์เกต คือ การจะทำให้เอาต์พุตของแอนด์เกตเป็นลอจิก "1" ได้ ต้องทำให้แรงดันที่อินพุตทั้งสองของมัน (A, B) เป็นลอจิก 1 แสดงการทำงานให้เห็นได้โดยรูปไดอะแกรมเวลา (Timing Diagram) ดังรูปที่ 7.8



รูปที่ 7.8 แสดงเวลาการทำงานของแอนด์เกต


3. วงจรนับบีซีดี (BCD Counter) วงจรนับเลขฐานสองแบบ BCD (0-9) ขนาด 4 บิตเพื่อแสดงผลการนับตามจำนวนพัลส์ที่แอนด์เกตจ่ายออกมา และส่งสัญญาณดิจิทัลไปยังวงจร DAC ดังรูปที่ 7.9



รูปที่ 7.9 แสดงพื้นฐานวงจรนับ BCD

การทำงานของวงจรมับเลขฐานสองแบบ BCD (0-9) เนื่องจากไอซีเบอร์นี้เป็นไอซีนับเลขฐานสองแบบนับ 16 (0-15) จึงต้องมีการเซ็ตค่าให้นับแค่เลข 1001 = 9 โดยเคลียร์ที่ 1010 = 10 ดังนั้นจึงนำค่าเลขที่บิต Q และ Q ป้อนกลับมาเคลียร์ที่ขา 2 กับขา 3 และจะต้องป้อนกลับ Q เข้ามาที่อินพุต B ด้วยเพราะวงจรภายในเอาต์พุตของ Q ไม่ต่อกับอินพุต B

4. วงจรแปลงดิจิตอลเป็นแอนะล็อก (DAC : Digital to Analog) ทำหน้าที่แปลงรหัสดิจิตอลที่แสดงผลทางเลขฐานสองที่เอาต์พุต ให้เป็นแรงดันแอนะล็อกเพื่อป้อนกลับไปยังอินพุต B ซึ่งแรงดันนี้จะเป็นแรงดันของสัญญาณลาดเอียง ดังรูปที่ 7.10




รูปที่ 7.10 แสดงพื้นฐานวงจร D / A

การทำงานของวงจรแปลงสัญญาณดิจิตอลเป็นแอนะล็อก (DAC) อาศัยหลักการทํางานของวงจรรวมสัญญาณของออปแอมป์ Summing โดยใช้สูตรในการคำนวณแรงดันที่เอาต์พุตคือ


$$V_{out} = -\left(\frac{R_f}{R_1} V_A + \frac{R_f}{R_2} V_B + \frac{R_f}{R_3} V_C + \frac{R_f}{R_4} V_D\right) \tag{7.4}$$

การใช้งานวงจรที่สมบูรณ์จะแสดงให้เห็นชัดเจนได้ดังรูปที่ 7.11



รูปที่ 7.11 แสดงวงจรรวมของ A / D


ตัวอย่างการใช้งานวงจรแปลงแอนะล็อกเป็นดิจิทัล (ADC) ทำเป็นเครื่องมือวัดดิจิทัลโวลต์มิเตอร์ให้แสดงผลด้วย 7 Segment ขนาด 1 หลักวัดแรงดัน 0- 9 โวลต์ ดังรูปที่ 7.12 การใช้งานวงจรการแปลงแรงดันแอนะล็อกเป็นสัญญาณดิจิทัลที่เห็นได้ชัดเจน เช่น วงจรโวลต์มิเตอร์ชนิดแสดงผลด้วยตัวเลข เมื่อนำโวลต์มิเตอร์ไปวัดแรงดันแอนะล็อก เช่น แรงดันขนาด 7V วงจร ADC จะรับค่าแรงดันแอนะล็อกเข้ามาและเปลี่ยนเป็นรหัสดิจิทัลเพื่อแสดงผลที่จอภาพของมิเตอร์ให้ได้ 7 V เป็นต้น แผนภาพกรอบของดิจิทัลโวลต์มิเตอร์ แสดงในรูปที่ 7.12



รูปที่ 7.12 แสดงแผนภาพกรอบดิจิทัลโวลต์มิเตอร์

จากรูปที่ 7.12 แผนภาพกรอบของดิจิทัลโวลต์มิเตอร์ สามารถออกแบบและสร้างได้โดยกำหนดให้โวลต์ มิเตอร์แสดงผลด้วยตัวเลข 7 ส่วน 1 หลักร แสดงค่าได้ตั้งแต่ 0-9 โวลต์ มีตัวถอดรหัสดิจิทัล 4 บิต เป็น

เลขฐานสิบ รับข้อมูลดิจิทัล 4 บิต มาจากวงจรแปลงแอนะล็อกเป็นดิจิทัล ตัวถอดรหัสนี้ใช้ทีทีแอลเบอร์ 7447 เป็นตัวจัดการแสดงผลเลข 7 ส่วนชนิดแอนโดรรวม ข้อมูลดิจิทัล 4 บิต กำเนิดจากวงจรรับเลขฐานสองเบอร์ 7493 (ดังรูปที่ 7.12) ควบคุมการรีเซตวงจรนับที่ขา R0(1) ขา สัญญาณนาฬิกาต่อผ่านแอนด์เกตเบอร์ 7408 ซึ่งอินพุตที่หนึ่งของแอนด์เกตต่อกับสัญญาณนาฬิกาภายนอก และอินพุตที่สองต่อกับเอาต์พุตของวงจรเปรียบเทียบแรงดัน โดยใช้ออปแอมป์เบอร์ 741 ไบอัสด้วยแรงดัน สำหรับวงจรรวมทีทีแอล ไบอัสด้วยแรงดัน +5 V วงจรเปรียบเทียบแรงดันมี 2 อินพุต อินพุต A ต่อกับแรงดันแอนะล็อกภายนอก และอินพุต B ต่อกับแรงดันลาดเอียงที่ป้อนมาจากวงจร DAC วงจร DAC นี้มีขนาด 4 บิต ซึ่งต่อสัญญาณดิจิทัลอินพุตมาจากเอาต์พุตของวงจรรับเลขฐานสอง รายละเอียดแสดงในวงจรรูปที่ 7.13



รูปที่ 7.13 แสดงวงจรดิจิทัลโวลต์มิเตอร์แสดงผลด้วยตัวเลข 7 ส่วน 1 หลัก

การทำงานของวงจรในรูปที่ 7.13 อธิบายโดยละเอียดได้ดังนี้ สมมุติให้มีแรงดันอินพุตแอนะล็อกเท่ากับ 2 V และเอาต์พุตของวงจรรับเลขฐานสองที่ 0000 ขณะนี้วงจรเปรียบเทียบแรงดันระหว่างอินพุต A และ B แรงดันที่ A มากกว่า B ($A = 2$ และ $B = 0$ V) วงจรเปรียบเทียบแรงดันให้ลอจิก "1" ที่เอาต์พุต ดังนั้นแอนด์เกตจึงทำงานได้ ส่งสัญญาณนาฬิกาพัลส์ที่ 1 เข้าสู่อินพุต Clock ของวงจรรับเลขฐานสอง วงจรนับจะปรากฏเอาต์พุต 4 บิต คือ 0001 รหัสเลขฐานสองนี้ถูกตัวถอดรหัส ออครหัสเป็นเลข 1 ฐานสิบ แสดงที่ตัวแสดงผลเลข 7 ส่วน โดยติดสว่างที่ส่วน B และ C ในขณะเดียวกันเอาต์พุต 0001 จ่ายเข้าวงจร DAC ด้วยลอจิก "1" ที่บิต A มีแรงดันประมาณ 3.2 V จ่ายผ่าน $R = 150$ k Ω ทางด้านอินพุตของออปแอมป์ ทำให้แรงดัน V_{out} ของออปแอมป์เท่ากับ -1 V เนื่องจาก

$$A_v = \frac{R_f}{R_{in}} = \frac{47k\Omega}{150k\Omega} \quad (7.5)$$

$$= 0.31$$

$$V_{out} = A_v V_{in} \quad (7.6)$$


$$= 0.31 \times 3.2$$

$$= 1V$$

แรงดัน -1 V นี้จะป้อนกลับไปสู่อินพุต B ของวงจรเปรียบเทียบแรงดัน ผลคือที่ อินพุต A = 2 V, B = -1 V นั่นคือ $A > B = 1$ แอนด์เกตทำงานอีกครั้งส่งสัญญาณนาฬิกาพัลส์ที่สองเข้าวงจรนับ วงจรนับจะให้เอาต์พุต 4 บิต เท่ากับ 0010 เช่นกัน ทำให้ ของวงจร DAC มีแรงดันเท่ากับ -2 V แรงดันนี้ป้อนกลับไปยังอินพุต B ของวงจรเปรียบเทียบแรงดันจะพบว่าแรงดัน $A = +2 V$ ที่ $B = -2 V$ ที่อินพุต + ของออปแอมป์จะมีแรงดัน 0V พอดี ดังนั้นแรงดันเอาต์พุตของวงจรเปรียบเทียบจะเป็น 0 V คือลอจิก "0" ทำให้แอนด์เกตไม่ทำงาน สัญญาณนาฬิกาจะไม่ถูกส่งไปยังวงจรนับการแสดงผลจะแสดงเลข 2 ค้างอยู่ หมายความว่าแรงดันแอนะล็อกอินพุต 2 V ถูกแสดงเป็นสัญญาณดิจิทัล และปรากฏเป็นเลข 2 ที่ตัวแสดงผลเลข 7 ส่วน

7.1.4. วงจรแปลงแอนะล็อกเป็นดิจิทัลแบบแฟลช

วงจรแปลงแอนะล็อกเป็นดิจิทัลแบบแฟลช เป็นวงจรการแปลงสัญญาณที่มีความเร็วสูงกว่า ADC แบบสัญญาณลาดเอียง และถ้าเป็น ADC แบบแฟลชที่มีจำนวนบิตเอาต์พุตมากๆ ขนาดของวงจรจะใหญ่กว่าแบบอื่น ๆ เช่น ADC แบบ Flash ขนาด 8 บิต ต้องใช้วงจรเปรียบเทียบแรงดันถึง 255 $(2 - 1)$ ตัว เป็นต้น เพราะต้องใช้ตัวเปรียบเทียบแรงดัน 1 บิตต่อ 1 ตัว หรือ ADC แบบแฟลชขนาด 10 บิต ต้องใช้วงจรเปรียบเทียบแรงดัน 1023 $(2 - 1)$ วงจร เป็นต้น หลักการทำงานของ ADC แบบแฟลช จะใช้วงจรขนาด 3 บิต อธิบายดังรูปที่ 7.14



รูปที่ 7.14 แสดงวงจรแปลงแอนะล็อกเป็นดิจิทัลขนาด 3 บิต แบบแฟลช

ตารางที่ 7.2 แสดงตารางการทำงานของวงจรแบบแฟลช

อินพุต แอนะล็อก	เอาต์พุตของออปแอมป์							ดิจิทัลเอาต์พุต		
	C ₇	C ₆	C ₅	C ₄	C ₃	C ₂	C ₁	C	B	A
0 - 1 V	1	1	1	1	1	1	1	0	0	0
1 - 2 V	0	1	1	1	1	1	1	0	0	1
2 - 3 V	0	0	1	1	1	1	1	0	1	0
3 - 4 V	0	0	0	1	1	1	1	0	1	1
4 - 5 V	0	0	0	0	1	1	1	1	0	0
5 - 6 V	0	0	0	0	0	1	1	1	0	1
6 - 7 V	0	0	0	0	0	0	1	1	1	0
> 7 V	0	0	0	0	0	0	0	1	1	1

เมื่อพิจารณาวงจร ADC แบบแฟลช ขนาด 3 บิต จากรูปที่ 7.14 ด้านอินพุตของวงจร 3 บิต จะมีตัวเปรียบเทียบแรงดันที่ใช้โอปแอมป์เท่ากับ $2^n - 1 = 7$ ตัว ในรูปคือ C - C โดยอินพุตลบของโอปแอมป์ทุกตัวต่อร่วมกันเป็นจุดรับแรงดันแอนะล็อกอินพุต (V) และขาอินพุตบวกของโอปแอมป์เปรียบเทียบแรงดันแต่ละตัวต่อเข้ากับจุด A - G ของวงจรแบ่งแรงดัน ซึ่งจุดต่อ A มีแรงดัน +1 V จุดต่อ B มีแรงดัน +2 V และจุดต่อ C D E F G มีแรงดัน +3 V +4 V +5 V +6 V และ +7 V ตามลำดับ การทำงานของวงจรเริ่มต้นที่แรงดันแอนะล็อกด้านเข้าที่อินพุต ถ้ามีค่าน้อยกว่า 1 V เอาต์พุตของโอปแอมป์เปรียบเทียบแรงดันทุกตัวจะเป็น "1" เนื่องจากไม่มีโอปแอมป์ตัวใดทำงาน เมื่อ $V > 1V$ แต่ไม่เกิน 2 V โอปแอมป์ตัว C จะทำงาน ตัวเข้ารหัสจะส่งเอาต์พุต 3 บิต เป็น 001 ดังตารางที่ 7.2 นั่นคือแรงดันแอนะล็อก 1 V เอาต์พุตดิจิตอลเท่ากับ 110 เช่นกัน และเมื่อ $V > 2V$ แต่ไม่เกิน 3 V โอปแอมป์ ตัวที่ C จะทำงานในขณะที่ C ยังทำงานอยู่ ผลคือดิจิตอลเอาต์พุตของตัวเข้ารหัสจะเป็น 010 หรือ 210 และเมื่อแรงดันแอนะล็อกอินพุตมีค่าเพิ่มขึ้นครั้งละ 1 V ดิจิตอลเอาต์พุตจะเปลี่ยนแปลงไปตามลำดับเช่นกัน เมื่อแรงดันอินพุต $V > 7 V$ ดิจิตอลเอาต์พุตจะเปลี่ยนแปลงไปตามลำดับเช่นกัน เมื่อแรงดันอินพุต $V > 7 V$ ดิจิตอลเอาต์พุตคือ 111 หรือ 710 วงจร ADC แบบแฟลช จะใช้เวลาในการแปลงระหว่างแรงดันแอนะล็อกเป็นรหัสดิจิตอลน้อยมากเนื่องจากความไวของโอปแอมป์และตัวเข้ารหัส ตัวอย่างเช่น ADC เบอร์ AD9002 แปลงแรงดันแอนะล็อกเป็นดิจิตอลขนาด 8 บิต มีความเร็วของเวลาในการแปลงน้อยกว่า 10 ns เป็นต้น

การตอบสนองความถี่ด้านเข้าของแรงดันแอนะล็อกอินพุต วงจร ADC ทำงานได้ในย่านการเปลี่ยนแปลงค่าเป็นคลื่นไซน์ได้ไม่เกิน ± 2 บิต ดังนั้นความถี่สูงสุดของสัญญาณอินพุตที่วงจร ADC จะทำงานได้ คือ

$$f_{\max} = \frac{1}{2\pi(TC)2^n} \quad (7.7)$$

เมื่อ f_{\max} = ความถี่ตอบสนองสูงสุดของวงจร ADC


T_C = เวลาของการแปลงสัญญาณ 1 รอบ

n = จำนวนบิตเอาต์พุตของ ADC

ตัวอย่างที่ 7.1 จงหาค่าความถี่ตอบสนองสูงสุดของวงจร ADC ขนาด 8 บิต เบอร์ AD9002 เมื่อ TC ของวงจรมีค่า 10 ns
วิธีทำ

$$\begin{aligned} f_{\max} &= \frac{1}{2\pi(TC)2^n} & (7.8) \\ &= \frac{1}{2\pi(10 \times 10^{-9})2^8} \\ &= 62.169 \text{ kHz} \end{aligned}$$

ในกรณีที่ต้องการเพิ่มค่าความถี่ตอบสนองของสัญญาณแอนะล็อกด้านเข้าของวงจร ADC ต้องใช้ วงจรขยายแบบสุ่มและเก็บค่า (Sample and Hold Amplifier) ดังแสดงในรูปที่ 7.15 ต่อเข้าด้านอินพุตของ วงจร ADC




รูปที่ 7.15 แสดงวงจรขยายแบบสุ่มและเก็บค่า

แรงดันแอนะล็อกอินพุตเข้าทางขาบวกของ A และสวิตช์แอนะล็อกถูกควบคุมโดยสัญญาณควบคุม การสุ่มและเก็บค่า เพื่อทำงานร่วมกับ C ในการควบคุมแรงดันแอนะล็อกเอาต์พุตของ A ที่จะต่อเข้ากับ อินพุตของวงจร ADC มีค่าคงที่เสมอ จากรูปที่ 7.15 $V = V$ โดยเมื่อสวิตช์ปิด C จะประจุด้วยแรงดันอินพุต V ขณะนี้เป็นเวลาสุ่มค่า โดยที่แรงดันที่ C จะมีค่าคงที่เท่ากับ V และเมื่อสวิตช์เปิด วงจรพร้อมจะรับแรงดัน อินพุตตัวใหม่ ดังนั้นจะเห็นว่าแรงดันด้านออกของวงจรจะมีค่าคงที่เท่ากับแรงดันตกคร่อม C ตลอดเวลา เนื่องจากความเร็วของสวิตช์สูงมาก ทำให้ผลการตอบสนองความถี่ด้านอินพุตของวงจร ADC สูงขึ้นตาม ความเร็วของการสวิตช์

ตัวอย่างที่ 7.2 วงจรขยายแบบสุ่มและเก็บค่า ดังรูปที่ 7.15 ต่อเข้ากับอินพุตของ ADC ขนาด 8 บิต ถ้าเวลา การสวิตช์ของวงจร 5 ns จงหาความถี่ตอบสนองสูงสุดของวงจร

วิธีทำ

$$\begin{aligned}
 f_{\max} &= \frac{1}{2\pi(TC)2^n} && (7.9) \\
 &= \frac{1}{2\pi(5 \times 10^{-9})2^8} \\
 &= 124\text{kHz}
 \end{aligned}$$



รูปที่ 7.16 แสดงการจัดขาของ ADC0804

รูปที่ 7.16 แสดงการจัดขาของ ADC0804 ซึ่งคุณสมบัติของแต่ละขามีดังนี้

ขา 1 คือ ขา CS รับสัญญาณการเลือกทำงานจากไมโครโปรเซสเซอร์

ขา 2 คือ ขา RD (Read) ขาคควบคุมการอ่านข้อมูล จาก ADC0804 โดยสัญญาณควบคุมมาจากไมโครโปรเซสเซอร์

ขา 3 คือ ขา WR (Write) ขาคควบคุมการเขียนข้อมูลลงใน ADC0804 โดยสัญญาณควบคุมมาจากไมโครโปรเซสเซอร์

ขา 4 คือ ขา CLK in รับสัญญาณนาฬิกาจากภายนอก

ขา 5 คือ ขา INTR (Interrupt) รับสัญญาณอินเทอร์รัพท์มาจากไมโครโปรเซสเซอร์ (ADC0804 ออกแบบมาให้ใช้กับ

ไมโครโปรเซสเซอร์ ขนาด 8 บิตโดยตรงใช้ได้หลาย เบอร์ เช่น Z80, 8085, 6502 และ 6800 เป็นต้น)

ขา 6 คือ ขา V (+) เป็นอินพุตรับแรงดันบวก

ขา 7 คือ ขา V (-) เป็นอินพุตรับแรงดันลบ (0 V)

ขา 8 คือ ขา A จุดดินของวงจรแอนะล็อกภายใน ADC0804

ขา 9 คือ ขา Vref/2 เป็นอินพุตรับแรงดันอ้างอิง

ขา 10 คือ ขา D จุดดินของวงจรดิจิทัลภายใน ADC0804

ขา 11-18 คือขา Digital output ขา 11 คือ D (MSB) และขา 18 คือขา D (LSB)

ขา 19 คือ ขา CLK เป็นอินพุตสำหรับต่อตัวต้านทานภายนอกสำหรับสัญญาณนาฬิกา

ขา 20 คือ ขา V (or Ref) เป็นขายจ่ายกำลังไฟฟ้า +5 VDC

- CS (chip select) เป็นสัญญาณอินพุตแอกทีฟที่ลอจิก “0” เป็นขาที่กำหนดว่าจะให้อิชิทำงานหรือไม่ ถ้าอิชิ ADC0804 ถูกใช้ในวงจรที่ควบคุมด้วยไมโครโปรเซสเซอร์สัญญาณที่ขานี้มักเป็นสัญญาณมาจาก

วงจรถอดรหัสพอร์ตของไมโครโปรเซสเซอร์ ถ้าขา CS ได้รับลอจิก “1” ขาดิจิตอลเอาต์พุต (DB₀ ถึง DB₇) จะอยู่ในสภาวะ High Impedance

- RD (Output Enable) เป็นขาที่ใช้เปิดวงจรเอาต์พุตบัฟเฟอร์ภายในไอซีหมายความว่าเมื่อไอซีทำการแปลงสัญญาณแอนะล็อกเป็นดิจิตอลเสร็จแล้ว สัญญาณดิจิตอลที่ได้จะอยู่ที่ภาคเอาต์พุตบัฟเฟอร์ จะยังไม่ปรากฏที่ขาของไอซี จะกว่าจะป้อนลอจิก “0” เข้าที่ขา RD ข้อมูลดิจิตอลที่ได้จึงจะปรากฏออกที่ขา DB₀ ถึง DB₇

- WR (Start Conversion) เป็นขาอินพุตแอกติฟที่ลอจิก “0” เป็นขาที่ใช้ในการป้อนสัญญาณเพื่อกระตุ้นให้เริ่มกระบวนการในการแปลงสัญญาณแอนะล็อกที่อินพุตให้เป็นสัญญาณดิจิตอล

- INTR (End of Conversion) เป็นขาเอาต์พุตแอกติฟที่ลอจิก “0” เป็นขาที่บอกว่าสิ้นสุดกระบวนการแปลงสัญญาณแล้ว นั่นคือเมื่อสัญญาณแอนะล็อกถูกแปลงจนได้สัญญาณดิจิตอลที่เอาต์พุตบัฟเฟอร์แล้วขา INTR จะเป็นลอจิก “0” เพื่อบอกว่าได้สัญญาณดิจิตอลแล้ว

- DB₀ ถึง DB₇ เป็นขาดิจิตอลเอาต์พุตมีสภาวะเป็นเอาต์พุตแบบสามสถานะ (Tristate Output)

- $V_{in(+)}$ และ $V_{in(-)}$ เป็นขาสำหรับป้อนสัญญาณแอนะล็อกอินพุต


- $V_{ref}/2$ เป็นขาที่ใช้กำหนดขั้วของแรงดันที่อินพุต ตามเงื่อนไขดังต่อไปนี้

จะเห็นว่าถ้าขา $V_{ref}/2$ เป็วงจร แรงดันแอนะล็อกที่อินพุตจะมีค่าได้ตั้งแต่ 0 ถึง 5 V แต่ถ้าต่อขา $V_{ref}/2$ เข้ากับแรงดันอ้างอิง 2.25 V. แรงดันแอนะล็อกที่อินพุตจะมีค่าได้ตั้งแต่ 0 ถึง 4.5 V.


CLK OUT เป็นขาสำหรับต่อตัวต้านทานภายนอก เพื่อเป็นตัวกำหนดความถี่ของสัญญาณคล็อกภายในและสัญญาณคล็อกที่กำเนิดได้จากภายในจะปรากฏออกมาที่ขานี้

CLK IN เป็นขาสำหรับป้อนสัญญาณคล็อกจากภายนอก หรือใช้สำหรับต่อตัวเก็บประจุเพื่อเป็นตัวกำหนดความถี่ของสัญญาณคล็อกภายใน

รูปที่ 7.17 แสดงการต่อใช้งานไอซี ADC0804 และรูปที่ 7.18 แสดงไคอะแกรมเวลาของ ADC0804 ซึ่งจากไคอะแกรมเวลาจะเห็นว่าในขั้นแรกจะต้องป้อนสัญญาณ CS และสัญญาณ WR ให้แอกติฟเป็นลอจิก “0” ก่อนเพื่อเลือกให้ไอซีทำงานและกระตุ้นให้เริ่มกระบวนการแปลงสัญญาณแอนะล็อกที่อินพุต (สัญญาณที่ $V_{in(+)}$ และ $V_{in(-)}$) ให้เป็นสัญญาณดิจิตอลเมื่อเวลาผ่านไปประมาณ 100 μ s ขา INTR จะแอกติฟเป็นลอจิก “0” เพื่อบอกว่าสัญญาณแอนะล็อกที่อินพุตก็จะถูกแปลงให้เป็นสัญญาณดิจิตอลเสร็จเรียบร้อยแล้ว และสัญญาณดิจิตอลที่ได้จะอยู่ที่เอาต์พุตบัฟเฟอร์ ถ้าต้องการให้สัญญาณดิจิตอลปรากฏที่ DB₀ ถึง DB₇ ก็ทำการป้อนลอจิก “0” เข้าที่ขา RD พร้อมกับขา CS ข้อมูลจากเอาต์พุตบัฟเฟอร์จะปรากฏที่ DB₀ ถึง DB₇ ตามค่าของสัญญาณแอนะล็อกที่อินพุต



รูปที่ 7.17 แสดงการต่อใช้งานไอซี ADC0804



รูปที่ 7.18 แสดงไทม์ไลน์ของ ADC0804

วงจรรวม ADC0804 โครงสร้างของวงจรดิจิทัลภายในเป็นแบบซีมอส มีความเร็วในการแปลงสัญญาณแต่ละรอบเท่ากับ 100 µs โครงสร้างภายในเป็นแบบ Successive Approximation หรือแบบประมาณค่าต่อเนื่อง และรับแรงดันแอนะล็อกอินพุตได้ในช่วง 0 ถึง +5 V ด้านเอาต์พุต 8 บิต ดิจิตอลมีลอจิก 3 สถานะ เป็นบัฟเฟอร์ทำให้ต่อเข้ากับบัสข้อมูลของระบบไมโครคอนโทรลเลอร์โดยตรง สะดวกต่อการใช้งาน ค่าความแยกชัดต่อบิตคือ 11.6 mV (เมื่อ $V = +5\text{ V}$ ดังนั้น $\text{Steps} = 5/255 = 11.6\text{ mV}$) ความถี่ของสัญญาณที่


เหมาะสมคือ $f = (1/1.1R)$ ค่าในคู่มือกำหนด $R = 10 \text{ k}\Omega$ และ $C = 150 \text{ pF}$, R และ C นี้ต่อขา CLK และ CLK ดังรูปที่ 7.17 เมื่อแทนค่า $R = 10 \text{ k}\Omega$, $C = 150 \text{ pF}$ จะได้ความถี่ของสัญญาณภายในเท่ากับ 606 kHz แต่ถ้าใช้สัญญาณนาฬิกาภายนอก ต้องต่อเข้าที่ขา CLK และเปิดวงจร CLK ที่ความถี่ 606 kHz เวลาในการแปลงข้อมูลแต่ละรอบคือ 100 การต่อจุดดินของวงจรรวม ADC0804 ควรแยกกันระหว่างจุดต่อของดิจิทัล และ จุดดินของแอนะล็อก เนื่องจากในระบบดิจิทัลมีสัญญาณรบกวนมากกว่า อาจทำให้การทำงานไม่สมบูรณ์ได้ สำหรับอินพุต $V_{ref}/2$ เป็นตัวกำหนดผ่านของการรับแรงดันแอนะล็อกอินพุตและกำหนดค่าความแยกชัด (mV) ดังตารางที่ 7.3

ตารางที่ 7.3 แสดงการรับแรงดันแอนะล็อกอินพุตและกำหนดค่าความแยกชัด

$V_{ref}/2$ (V)	แรงดันอินพุต (V)	ค่าความแยกชัด (mV)
เปิดวงจร	0 - 0.5	19.6
2.25	0 - 4.5	17.6
2.00	0 - 4.0	15.7
1.50	0 - 3.0	11.8


วงจรการต่อวงจรรวมเบอร์ ADC0804 กับระบบไมโครโพรเซสเซอร์ และไคอะแกรมเวลาของสัญญาณ CS WR RD และ INTR แสดงในรูปที่ 7.18 (ก), (ข) เมื่อ ADC0804 ได้รับคำสั่ง CS และ WR มาจากไมโครโพรเซสเซอร์ จะใช้เวลาในการแปลงแอนะล็อกเป็นดิจิทัลประมาณ $100 \mu\text{s}$ จากนั้น ไมโครโพรเซสเซอร์จะสั่ง CS และ RD เพื่ออ่านข้อมูลดิจิทัลจาก ADC0804 เข้าสู่บัสข้อมูลของไมโครโพรเซสเซอร์ ดังแสดงในไคอะแกรมเวลาในรูปที่ 7.18 (ข)

จากวงจรการแปลงอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นแอนะล็อกในบทที่แล้ว เราสามารถนำวงจรรวมมาประยุกต์ใช้ได้ดังตัวอย่างด้านล่างนี้วงจรการต่อ ADC0804 เพื่อทดสอบการทำงานในกระบวนการแปลงแอนะล็อกเป็นดิจิทัลแสดงในรูปที่ 7.19 โดยต่อแรงดันอนาล็อกอินพุตเข้าที่ขา V (+) และ V (-) ต่อจุดดินใช้ $R = 10 \text{ k}\Omega$ เป็นชนิดปรับค่าได้ปรับค่าแรงดันด้านเข้าของวงจรตั้งแต่ 0 ถึง 5.12 V สวิตช์สตาร์ท (Start) ต่อเข้ากับขา WR และ INTR สำหรับขา CS และ RD ต่อลงจุดดิน ขาสัญญาณนาฬิกา CLK, CLK ต่อ R, C ภายนอก โดยใช้สัญญาณนาฬิกาภายใน ADC0804 และขา $V_{ref}/2$ เปิดวงจร ดังนั้นจะรับได้ 0 - 5 V และมีค่าความแยกชัดเท่ากับ 11.6 mV ต่อบิต เมื่อปรับค่า $R = 10 \text{ k}\Omega$ ด้านอินพุตไปตำแหน่งต่ำสุด ($V = 0 \text{ V}$) ไบนารีเอาต์พุตจะเป็น "0" ทั้ง 8 บิต และเมื่อปรับค่า $R = 10 \text{ k}\Omega$ ไปตำแหน่งสูงสุด ($V = 5 \text{ V}$) ไบนารีเอาต์พุตจะเป็น "1" ทั้ง 8 บิต




รูปที่ 7.19 แสดงวงจรการทดสอบ ADC0804 ทำหน้าที่เป็นตัวแปลง ADC

เมื่อนำวงจรรวมเบอร์ ADC0804 ไปสร้างประยุกต์เป็นมิเตอร์วัดแสง (Light Meter) ได้ดังรูปที่ 7.20 โดยต่อโฟโตเซลล์ในวงจรคือ R ดังนั้นการเปลี่ยนแปลงค่า R ของโฟโตเซลล์จะทำให้แรงดันตกคร่อม R (แรงดัน V) เปลี่ยนแปลงไป ผลคือ ข้อมูลดิจิตอลเอาต์พุตจะเปลี่ยนแปลงไปตามปริมาณความสว่างของแสงที่ตกกระทบโฟโตเซลล์ (R)



รูปที่ 7.20 แสดงวงจรการวัดแสงด้วย ADC0804

วงจรการวัดแสงด้วย ADC0804 สามารถตัดแปลงให้แสดงผลกับตัวแสดงผลเลข 7 ส่วน ชนิดแอนโอดรวม โดยใช้ตัวขับชนิดที่ทีแอลเบอร์ 7447 ดังรูปที่ 7.21 โดยใช้ดิจิทัลเอาต์พุตเพียง 4 บิต คือ D - D และใช้สัญญาณนาฬิกาความถี่ 1Hz จากวงจรอะสเตเบิลที่ใช้ไทม์เมอร์เบอร์ 555 เพื่อให้วงจรรวม ADC0804 อ่านค่าการเปลี่ยนแปลงความสว่างของแสงที่ตกกระทบบ R ทุก 1 วินาที




รูปที่ 7.21 แสดงวงจรวัดแสงที่แสดงผลด้วยตัวเลข 7 ส่วน อ่านค่าทุก 1 วินาที

7.2. วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

การแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก (DAC) หมายถึง การแปลงน้ำหนักของรหัสตัวเลขฐานสองผ่านวงจรแปลงให้เป็นแรงดันแอนะล็อก วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกทำหน้าที่เชื่อมต่อระหว่างภาคควบคุมซึ่งเป็นวงจรดิจิทัล ไมโครโปรเซสเซอร์ หรือไมโครคอมพิวเตอร์ กับอุปกรณ์ปลายทางหรืออุปกรณ์เอาต์พุตที่รับสัญญาณที่เป็นระดับลอจิก “0” หรือ “1” ที่มีแรงดัน 0V หรือ 5V ตามลำดับ ให้เป็นสัญญาณเอาต์พุตที่อยู่ในรูปของระดับแรงดัน หรือกระแสที่ต่อเนื่อง เพื่อป้องกันให้แก่อุปกรณ์เอาต์พุต ในการทดลองนี้เป็นการทดสอบการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก โดยใช้วงจรที่ประกอบด้วยออปแอมป์และโครงข่ายตัวต้านทานแบบ Binary-Weighted Resistor และแบบ R-2R Ladder รวมทั้งทดสอบการทำงานของไอซี เบอร์ DAC0808 หรือเบอร์ MC1408 ซึ่งเป็นไอซีที่ทำหน้าที่แปลงสัญญาณดิจิทัลเป็นแอนะล็อกขนาด 8 บิต (Digital to Analog Converter : DAC)สัญญาณเอาต์พุตที่ได้จะอยู่ในรูปของกระแสที่เปลี่ยนแปลงสัญญาณดิจิทัลที่อินพุต

รูปที่ 7.22 แสดงวงจรแปลงสัญญาณดิจิทัล 4 บิต ให้เป็นแรงดันแอนะล็อก ตัวอย่างการแปลงที่เข้าใจง่าย อาจออกแบบวงจรแปลงให้แปลงน้ำหนักของตัวเลขฐานสองให้เป็นแรงดันในอัตราส่วน 1:1 เช่น รหัส 0000 = 0 โวลต์ และรหัส 1000 = 8 โวลต์ เป็นต้น ดังแสดงตารางการแปลงตารางที่ 7.4



รูปที่ 7.22 แสดงสัญญาณดิจิทัล 4 บิต

ตารางที่ 7.4 แสดงผลของการแปลงสัญญาณดิจิทัล 4 บิต เป็นแอนะล็อก

D	C	B	A	V_{out} (V)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

จากตารางที่ 7.4 จะเห็นว่าวงจรสามารถแปลงสัญญาณดิจิทัลเป็นแรงดันแอนะล็อกได้จาก 0-15 โวลต์ ตามน้ำหนักของตัวเลขฐานสอง ซึ่งอาจกำหนดการคำนวณแรงดันแอนะล็อกเอาต์พุตได้ดังสมการ

$$V_{out} = (1V) \text{ digital input}$$

แรงดันแอนะล็อก = K x รหัสดิจิทัลฐานสิบ

เมื่อ K คือค่าคงที่แรงดันแอนะล็อก

จากแผนภาพกรอบในรูปที่ 7.22 ค่า K = 1V

ดังนั้น แรงดัน $V_{out} = (1V) \text{ digital input}$

เมื่อพิจารณตารางที่ 7.4 เมื่อรหัสดิจิทัลอินพุต 1100₂ มีค่าเท่ากับ 12₁₀

ดังนั้น ค่าแรงดันแอนะล็อกมีค่าเท่ากับ

$$V_{out} = (1V) \times 12$$

$$V_{out} = 12 \text{ V}$$

ตัวอย่างที่ 7.3 วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกขนาด 8 บิต เมื่อมีรหัสดิจิทัลฐานสองเท่ากับ 00110010 วงจรมีแรงดันด้านออกเท่ากับ 1.0 V จงหาค่าคงที่ของแรงดัน และวงจรนี้จะให้แรงดันแอนะล็อกสูงสุดเท่าไร

วิธีทำ

$$00110010_2 = 50_{10}$$

$$1.0 \text{ V} = K \times 50$$

∴

$$K = 20 \text{ mV}$$

แรงดันสูงสุดเมื่ออินพุตเท่ากับ 11111111₂ = 255₁₀

$$V_{out,max} = 200 \text{ mV} \times 255$$

$$= 5.10 \text{ V}$$

ตัวอย่างที่ 7.4 วงจรแปลง DAC ขนาด 5 บิต มีแรงดันแอนะล็อกด้านออก 0.2 V เมื่ออินพุตคือ 00001 จงหาค่าแรงดันเอาต์พุตเมื่ออินพุตคือ 11111

วิธีทำ

ตารางที่ 7.5

	MSB				LSB
รหัสดิจิทัล 5 บิต	1	1	1	1	1
น้ำหนักของแต่ละบิต	16	8	4	2	1


ที่น้ำหนักของ LSB = 1 แรงดัน = 0.2 V

ดังนั้น ที่น้ำหนักของ LSB = 2 แรงดัน = 0.2 x 2 = 0.4V

$$\begin{aligned} \text{ที่น้ำหนักของ LSB} &= 4 \text{ แรงดัน} = 0.2 \times 4 = 0.8 \text{ V} \\ \text{ที่น้ำหนักของ LSB} &= 8 \text{ แรงดัน} = 0.2 \times 8 = 1.6 \text{ V} \\ \text{ที่น้ำหนักของ LSB} &= 16 \text{ แรงดัน} = 0.2 \times 16 = 3.2 \text{ V} \\ \text{แรงดัน } V_{out} \text{ ที่รหัส 5 บิต} &= 11111 \\ V_{out} &= 3.2 + 1.6 + 0.8 + 0.4 + 0.2 \\ &= 6.2 \text{ V} \end{aligned}$$

7.2.1. การแยกขีด (Resolution)

การแยกขีด (Resolution) หรือขนาดของค่าคงที่ K (Step Size) หมายถึง ช่วงห่างระหว่างขั้นของการเปลี่ยนแปลงแรงดันแอนะล็อกเอาต์พุต ตัวอย่างเช่น ในรูปที่ 7.22 วงจร DAC ขนาด 4 บิต มีค่า K = 1 V นั่นคือมีความละเอียดของการแยกขีด 1 V (Resolution = 1 V) เมื่อนำมาต่ออินพุต 4 บิต เข้ากับเอาต์พุตของวงจรนับขนาด 4 บิต ดังรูปที่ 7.23 จะเห็นว่าแรงดัน V_{out} จะค่อย ๆ เพิ่มขึ้นจาก 0 V ถึง 15 V รวม 16 ขั้น ความละเอียดของแรงดันขั้นละ 1 V เมื่ออินพุตดิจิทัลคือ 0000 แรงดัน $V_{out} = 0 \text{ V}$ และเมื่ออินพุตดิจิทัลคือ 1111 (ค่าเต็มสเกล) จะได้ $V_{out} = 15 \text{ V}$ หรืออาจเรียกว่า วงจรนี้มีค่า Step Size = 1 V



รูปที่ 7.23 แสดงเอาต์พุตแอนะล็อกของวงจร DAC ขนาด 4 บิต

ตัวอย่างที่ 7.5 วงจร DAC จากตัวอย่างที่ 7.2 จงหาค่า เมื่อดิจิทัลอินพุตคือ 10001

วิธีทำ

$$\begin{aligned} \text{Step Size} &= 0.2 \text{ V} \\ \text{อินพุต } 10001_2 &= 17_{10} \\ V_{out} &= (0.2 \text{ V}) \times 17 \\ &= 3.4 \text{ V} \end{aligned}$$

ร้อยละของการแยกขีด (Percentage resolution) ค่าความละเอียดของแรงดันในการแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแต่ละขั้น สามารถเทียบได้ในร้อยละกับค่าแรงดันเต็มสเกลสูงสุด เช่น จากวงจรใน

รูปที่ 7.23 ค่าแรงดันเอาต์พุตเต็มสเกลคือ 15 V เมื่ออินพุตดิจิตอลเป็น 1111 ค่าการแยกชั้นของแรงดันแต่ละขั้นคือ 1 V ดังนั้น ค่าร้อยละของค่าการแยกชั้นคือ

$$\begin{aligned}\% \text{การแยกชั้น} &= [(\text{Step size})/\text{ค่าเต็มสเกล}] \times 100\% \\ &= \frac{1V}{15V} \times 100\% \\ &= 6.67 \%\end{aligned}$$


ตัวอย่างที่ 7.6 วงจรแปลง DAC ขนาด 10 บิต มีค่า $K = 10 \text{ mV}$ จงหาค่าแรงดันเอาต์พุตเต็มสเกล และค่าร้อยละของการแยกชั้น

วิธีทำ

$$\begin{aligned}1. \text{ DAC 10 บิต, step} &= 2^{10} - 1 = 1023 \text{ step} \\ &\text{แต่ละขั้น} = 10 \text{ mV} \\ \text{ดังนั้น} \quad V_{\text{out}}(\text{เต็มสเกล}) &= 10 \text{ mV} \times 1023 \\ &= 10.23 \text{ mV} \\ 2. \% \text{การแยกชั้น} &= [(\text{Step size})/\text{F.S.}] \times 100\% \\ &= \frac{10\text{mV}}{10.23\text{mV}} \times 100\% \\ &= 0.1\%\end{aligned}$$

7.2.2. วงจร DAC ที่มีข้อมูลดิจิตอลอินพุตเป็นรหัส BCD

วงจร DAC ที่มีข้อมูลดิจิตอลอินพุตเป็นรหัส BCD เนื่องจากรหัส BCD เป็นรหัสของเลขฐานสองแบบหนึ่งที่นิยมใช้กันอย่างแพร่หลายและในระบบดิจิตอลยังมีการใช้งานวงจรแบบ DAC ที่มีอินพุตเป็น BCD ตัวอย่างเช่น DAC ที่มีอินพุต BCD ขนาด 8 บิต ดังรูปที่ 7.22 รหัส BCD 1 หลัก ต้องใช้เลขฐานสองเท่ากับ 4 บิต ดังนั้นอินพุต BCD ขนาด 8 บิต จะต้องใช้เลขฐานสองแทนเท่ากับ 8 บิต กำหนดให้ BCD หลักบนคือ MSD ประกอบด้วย D, C, B, และ A และ BCD หลักล่างคือ LSD ประกอบไปด้วย D, C, B, และ A จำนวน 2 หลัก จะเขียนแทนเลขฐานสิบได้ตั้งแต่ 00 ถึง 99 และน้ำหนักของแต่ละบิตจะมีค่า 8 4 2 1 เท่ากันทุกดิจิต แต่ดิจิตหลักสิบต้องคูณน้ำหนักด้วย 10 และดิจิตหลักร้อยต้องคูณน้ำหนักแต่ละบิตด้วย 100 เป็นต้น



รูปที่ 7.24 DAC ที่มีอินพุตเป็นรหัส BCD 2 หลัก

รูปที่ 7.24 แสดง DAC ที่มีอินพุตเป็นรหัส BCD 2 หลัก ซึ่งรหัส BCD จะมีการเปลี่ยนแปลงทางอินพุต 00-99 (100 ครั้ง) ดังนั้นแรงดันแอนะล็อกที่เอาต์พุตจึงมี Step จำนวน 100 Step และ Step size เท่ากับค่าน้ำหนักของบิต A (บิตที่มีค่าต่ำสุด หรือ LSB)

ตัวอย่างที่ 7.7 จากวงจร DAC ในรูปที่ 7.24 ถ้าน้ำหนักของ A = 0.1 V จงหาค่าต่อไปนี้

1. Step Size
2. แรงดันเอาต์พุตเต็มสเกล และ % การแยกชัด
3. V_{out} เมื่อ $D_1, C_1, B_1, A_1 = 0101$ และ $D_0, C_0, B_0, A_0 = 1000$

วิธีทำ

1. Step size คือน้ำหนักของบิต LSB ของ LSD = 0.1 V
2. แรงดันเอาต์พุตเต็มสเกล เนื่องจากมี Step ทั้งหมดเท่ากับ 99 Step

$$\begin{aligned} \text{ดังนั้น} \quad V_{out}(\text{เต็มสเกล}) &= 99 \times 0.1 \text{ V} \\ &= 9.9 \text{ V} \end{aligned}$$

$$\% \text{การแยกชัด} = [(\text{Step size}) / \text{F.S.}] \times 100\%$$

$$\begin{aligned} &= \frac{0.1 \text{ V}}{9.9 \text{ V}} \times 100\% \\ &= 1\% \end{aligned}$$

3. หาค่าน้ำหนักของแต่ละบิตดังนี้

ตารางที่ 7.6

MSD				LSD			
D	C	B	A	D	C	B	A
8.0	4.0	2.0	1.0	0.8	0.4	0.2	0.1
0	1	0	1	1	0	0	0


$$\begin{aligned}
 \therefore V &= (8.0 \times 0) + (4.0 \times 1) + (2.0 \times 0) + (1.0 \times 0) + (0.8 \times 1) + (0.4 \times 0) + (0.2 \times 0) + (0.1 \times 0) \\
 &= 4 \text{ V} + 1 \text{ V} + 0.8 \text{ V} \\
 &= 5.8 \text{ V}
 \end{aligned}$$

หรือแปลงค่า BCD 01011000 เป็นเลขฐานสิบได้เท่ากับ 58

$$\begin{aligned}
 \therefore V &= (0.1 \text{ V}) \times 58 \\
 &= 5.8 \text{ V}
 \end{aligned}$$


7.2.3. วงจรแปลงดิจิตอลเป็นแอนะล็อกแบบโครงข่ายตัวต้านทาน

วงจรพื้นฐานของการแปลงสัญญาณดิจิตอลเป็นแอนะล็อก ประกอบไปด้วยวงจร 2 ส่วนดังแสดงในรูปที่ 7.25 คือวงจรแปลงดิจิตอล 4 บิตเป็นแอนะล็อก ประกอบไปด้วยวงจรส่วนที่ 1 คือโครงข่ายตัวต้านทาน และส่วนที่ 2 คือ วงจรขยายผลรวม สำหรับวงจรขยายผลรวมจะใช้วงจรรวมออปแอมป์คืออุปกรณ์สำคัญในการทำงาน




รูปที่ 7.25 แสดงวงจรแปลงดิจิตอลเป็นแอนะล็อก

ลักษณะของออปแอมป์ดังรูปที่ 7.26 (ก) ประกอบไปด้วยอินพุต คือ อินพุตอินเวอร์ตติ้ง และอินพุตนอนอินเวอร์ตติ้ง วงจรขยายออปแอมป์ที่ใช้ในการแปลง DAC คือวงจขยายแบบกลับเฟส ดังแสดงในรูปที่ 7.24 (ข) อัตราขยายแรงดันของวงจรในรูปที่ 7.26 (ข) คือ อัตราขยายแรงดัน (A)



รูปที่ 7.26 แสดงออปแอมป์และวงจขยายแบบกลับเฟส

เมื่อค่า A มีค่าเท่ากับ 1 ดังนั้นค่าความต้านทาน $R = R$ และค่าแรงดันเอาต์พุตของวงจรจะมีค่าเป็นลบ ดังนั้นการคำนวณค่าแรงดัน V จึงต้องคิดเครื่องหมายลบด้วย การกำหนดค่าความต้านทาน โครจข่ายทางด้านอินพุต 4 บิต จากแผนภาพกรอบรูปที่ 7.27 สมมุติว่าให้ค่าความต้านทานในโครจข่ายมีน้ำหนักเท่ากับรหัสของเลขฐานสอง คือ 8, 4, 2 และ 1 kΩ ดังรูปที่ 7.26 (ก) โดยต่ออินพุต D กับ $R = 1\text{ k}$ ต่ออินพุต C กับ $R = 2\text{ k}$ ต่ออินพุต B กับ $R = 4\text{ k}$ และต่ออินพุต A กับ $R = 8\text{ k}$ โดยให้อินพุต A คือ LSB และ D คือ MSB และให้ $R = 1\text{ k}$ ดังนั้นจะเห็นว่าอัตรา ส่วนของ A ที่อินพุต D จะเป็น 1 ที่อินพุต C จะเป็น 1/2 ที่อินพุต B จะเป็น 1/4 และที่อินพุต A จะเป็น 1/8 ถ้ากำหนดแรงดันของลอจิก "5" = 5V และแรงดันของลอจิก "0" = 0 V จะสามารถหาค่าของ V ได้จากสมการที่



รูปที่ 7.27 แสดงวงจร DAC ขนาด 4 บิต

ตารางที่ 7.7 แสดงตารางความจริงการเปรียบเทียบค่าข้อมูลดิจิตอล 4 บิต กับแรงดันด้านออกของวงจร

D	C	B	A	V_{out} (V)
0	0	0	0	0
0	0	0	1	-0.625
0	0	1	0	-1.250
0	0	1	1	-1.875

D	C	B	A	V_{out} (V)
0	1	0	0	-2.500
0	1	0	1	-3.125
0	1	1	0	-3.750
0	1	1	1	-4.375
1	0	0	0	-5.000
1	0	0	1	-5.625
1	0	1	0	-6.250
1	0	1	1	-6.875
1	1	0	0	-7.500
1	1	0	1	-8.125
1	1	1	0	-8.750
1	1	1	1	-9.375

ดังนั้น เมื่อแทนค่าแรงดัน V_D , V_C , V_B และ V_A ตามน้ำหนักของรหัสดิจิทัล ดังตารางที่ 7.7 จึงสามารถคำนวณค่าแรงดันแอนะล็อกเอาต์พุตได้ดังที่แสดงในตาราง ตัวอย่างเช่น เมื่อ DCBA = 1010 จะหาค่าแรงดัน V ได้ว่า

$$V = -(5 \text{ V} + 0 \text{ V} + (1/4) \times 5 \text{ V} + 0 \text{ V}) \quad (7.10)$$

$$= -6.25 \text{ V}$$


จะเห็นว่าวงจรในรูปที่ 7.27 นี้มีค่าความละเอียดของขั้นเท่ากับน้ำหนักของแรงดันที่ LSB คือ $(1/8) \times 5 \text{ V} = 0.625 \text{ V}$ และเมื่อสังเกตในตารางจะพบว่า R_F กับ F_{MSB} เสมอ เช่น กรณีวงจรในรูปที่ 7.27

$$A_v = \frac{1k\Omega}{1k\Omega} = 1 \quad (7.11)$$

วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกเบื้องต้นที่ประกอบด้วยออปแอมป์และตัวต้านทานที่ประกอบกันเป็นวงจรแบบ Binary-Weighted DAC และวงจรแบบ R-2R Ladder DAC

7.2.4. วงจรแบบ BinaryWeighted DAC

วงจรแบบ Binary-Weighted DAC เป็นวงจรที่ใช้ออปแอมป์มาต่อเป็นวงจรขยายแบบรวมสัญญาณ (Inverting Summing Amplifier) เป็นตัวต้านทานที่อินพุตจะมีค่าลดลงทีละ 2 เท่า ๆ ในทุก ๆ หลักที่เพิ่มขึ้นของสัญญาณดิจิทัลอินพุต




รูปที่ 7.28 วงจร Binary-Weighted DAC

รูปที่ 7.28 แสดงวงจร Binary-Weighted DAC ซึ่งมีอินพุต A ถึง D เป็นสัญญาณที่มีแรงดัน 0 V (ลอจิก “0”) หรือ 5V (ลอจิก “1”) โดยอินพุต A เป็นหลัก LSB และ D เป็นหลัก MSB เมื่อทำการเปลี่ยนแปลงลอจิกที่อินพุต A ถึง D ได้แรงดันที่เอาต์พุตตามตารางที่ 7.xx

ตารางที่ 7.8

อินพุต				เอาต์พุต
D	C	B	A	V_{out} (V)
0	0	0	0	0.000
0	0	0	1	-0.625
0	0	1	0	-1.250
0	0	1	1	-1.857
0	1	0	0	-2.500
0	1	0	1	-3.125
0	1	1	0	-3.750
0	1	1	1	-4.735
1	0	0	0	-5.000
1	0	0	0	-5.625
1	0	1	1	-6.250
1	0	1	1	-6.875
1	1	0	0	-7.500
1	1	0	0	-8.125
1	1	1	1	-8.750
1	1	1	1	-9.735



รูปที่ 7.29 วงจร Binary-Weighted DAC

แรงดันที่เอาต์พุตของวงจร สามารถคำนวณได้ด้วยสมการต่อไปนี้


$$v_{OUT} = -\left(V_D + \frac{1}{2}V_C + \frac{1}{4}V_B + \frac{1}{8}V_A \right) \tag{7.10}$$

ตัวอย่างเช่นถ้าสัญญาณดิจิทัลที่อินพุตมีค่าเป็น 1010 แรงดันที่เอาต์พุตจะมีค่าเท่ากับ

$$\begin{aligned} v_{OUT} &= -\left(5V + \frac{1}{2}(0V) + \frac{1}{4}(5V) + \frac{1}{8}(0V) \right) \\ &= -(5V + 1.25V) = -6.25V \end{aligned} \tag{7.11}$$

7.2.5. วงจร 2R Ladder DAC

วงจรแปลงดิจิทัลเป็นแอนะล็อกที่ผ่านมามีอินพุตมีจำนวนบิตมากขึ้น เช่น DAC ขนาด 12 บิต จะเกิดปัญหาเรื่องค่าความต้านทานที่ LSB จะมีค่าสูงมากประมาณ 2 MΩ ซึ่งมีปัญหาในการหาค่าความต้านทานค่าต่าง ๆ ที่แตกต่างกันถึง 12 ค่า จึงมีการออกแบบวงจรที่ใช้ค่าความต้านทานน้อยๆ เช่น วงจร DAC แบบ R/2R แลคเคอร์ ดังแสดงในรูปที่ 7.26 ซึ่งใช้ตัวต้านทานเพียง 2 ค่าเท่านั้นคือ 10 kΩ และ 20 kΩ ทำให้ออกแบบและสร้างวงจรแปลง DAC ได้ง่ายยิ่งขึ้น



รูปที่ 7.30 แสดงวงจร DAC 4 บิต แบบ R/2R แลลดเดอร์

สำหรับสมการคำนวณค่าแรงดันแอนะล็อกเอาต์พุตคือสมการ (7.3)

$$V_{out} = -\frac{V_{ref}}{8} \times B \tag{7.12}$$

เมื่อ B = ค่าเลขฐานสิบของอินพุตดิจิตอล 4 บิต

ตัวอย่างที่ 7.8 จากวงจร DAC ในรูปที่ 7.24 ถ้า $V_{ref} = 5 \text{ V}$ จงหาค่า Step Size และ แรงดันเอาต์พุตเต็มสเกลของวงจร

วิธีทำ

1. Step size หาได้จากขณะที่ข้อมูลดิจิตอลอินพุตเท่ากับ 0001_2

ดังนั้น

$$B = 1$$


$$\begin{aligned} \text{Step size} &= \frac{-5}{8} \times 1 \\ &= -0.625 \text{ V} \end{aligned}$$

2. แรงดันเอาต์พุตเต็มสเกลขณะที่อินพุตมีค่าเท่ากับ 1111_2 หรือ $B = 15_{10}$

ดังนั้น

$$\begin{aligned} V_{out}(\text{เต็มสเกล}) &= \frac{-5}{8} \times 15 \\ &= -9.375 \text{ V} \end{aligned}$$

วงจร 2R Ladder DAC เป็นวงจรที่ใช้อปแอมป์และตัวต้านทานที่ต่อเป็นโครงข่ายแลดเดอร์ โดยตัวต้านทานที่ใช้มีเพียง 2 ค่า คือ R กับ 2R ตัวอย่างเช่น ถ้าให้ R มีค่าเท่ากับ 10 ดังนั้น 2R จะมีค่าเท่ากับ 20 kΩ แรงดันที่เอาต์พุตมีค่าแรงดันในตารางที่ 7.1



รูปที่ 7.31 แสดงวงจร R-2R Ladder DAC



ตัวอย่างที่ 7.9 จากวงจร DAC ในรูปที่ 7.31 ถ้า $V_{ref} = 5\text{ V}$ จงหาค่า Step Size และค่าแรงดันแอนะล็อกเอาต์พุตเต็มสเกลของวงจร

วิธีทำ

1. Step Size หาได้จากเมื่อข้อมูลดิจิทัลอินพุตมีค่าเท่ากับ 0001
ดังนั้น $B = 1$
2. แรงดันเต็มสเกลที่อินพุตมีค่า 1111 หรือ $B = 15$

7.2.6. ไอซีวงจรเปลี่ยนสัญญาณดิจิทัลเป็นแอนะล็อก

ไอซีวงจรเปลี่ยนสัญญาณดิจิทัลเป็นแอนะล็อกที่นิยมใช้กันอย่างแพร่หลาย ได้แก่ ไอซีเบอร์ DAC0808 หรือเบอร์ MC1408 ซึ่งเป็นไอซีที่ทำหน้าที่เปลี่ยนสัญญาณดิจิทัลขนาด 8 บิต ให้เป็นสัญญาณแอนะล็อกที่อยู่ในรูปของกระแสที่เอาต์พุต ถ้าต้องการเปลี่ยนกระแสที่ได้ให้เป็นแรงดันก็ทำได้โดยการต่อออปแอมป์เพื่อเปลี่ยนกระแสให้เป็นแรงดัน ดังวงจรในรูปที่ 7.32




รูปที่ 7.32 ไอซี MC1408 (ก) แสดงบล็อกไดอะแกรม, (ข) แสดงการจัดขา และ (ค) แสดงวงจรใช้งานโดยทั่วไป


แรงดันเอาต์พุตของวงจรที่ค่าสมการ

$$V_{OUT} = V_{ref} \times \left[\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right] \quad (7.13)$$

ในปัจจุบันได้มีการผลิตวงจร DAC ออกมาในรูปแบบของวงจรรวมหรือไอซี ยกตัวอย่างเช่น เบอร์ DAC0808 ซึ่งเป็นเบอร์ที่ใช้ในการทดลองของบทนี้ DAC0808 มีตำแหน่งขาและโครงสร้างภายใน ดังรูปที่



รูปที่ 7.33 แสดงตำแหน่งขาและโครงสร้างของ DAC0808



รูปที่ 7.34 แสดงการต่อ DAC0808 ใช้งานโดยทั่วไป

สำหรับการใช้งานโดยทั่วไปของ IC DAC0808 แสดงดังรูปที่ 7.34 จะเห็นได้ว่าการต่อวงจรเปลี่ยนกระแสเป็นแรงดัน (Current to Voltage Converter) ที่ขา 4 ซึ่งเป็นขาเอาต์พุตของ DAC0808 ให้เอาต์พุตออกมาในรูปของกระแสจึงต้องทำการเปลี่ยนกระแสเป็นแรงดันจากวงจรในรูปที่ 7.34 จะทำให้ได้สัญญาณเอาต์พุตมีค่าเท่ากับ

$$V_o = 10V \left(\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \dots + \frac{A_8}{256} \right) \tag{7.14}$$

เอกสารอ้างอิง

1. สมยศ เพ็ญศรีศิริกุล “บทเรียนคอมพิวเตอร์ช่วยสอนวิชาดิจิทัลประยุกต์”