

วงจรซึ่งมีสัญญาณกระແສຍคุกที่สองอาทัยพื้นฐานໂອทີເວບພໍາໄປທີ່ໃຊ້ວິທີການໄປອັລື່ຖີ່ຂາບດີ
ແລະທຽນຈີສເຕ່ອຮັບແບບເກຫລອຍເສມືອນທຳງານທີ່ແຮງດັນໄຟເລີ່ຍງຕໍ່າ

Low-Voltage simple CMOS OTA-based CCII with Bulk-Driven and QFG MOS transistor technique

ຮວ່າງໝາຍ ທອງເໜີຍມ¹

บทคัดย่อ

บทความนี้นำเสนอของจรสายพานกระแสญคุที่สองซึ่งอาศัยหลักการของวงจรโวทีโอและใช้อุปกรณ์อิเล็กทรอนิกส์แบบใหม่ที่ซึ่งทำงานภายใต้ไฟเลี้ยงต่ำได้ วงจรอัคคินพุดได้ถูกออกแบบให้ใช้การป้อนแรงดันที่ขาบดี้ และทราบชิสเตอร์เมื่อในเกตโลยขณะที่ภาคເອົາຕຸພູກຕ່ວໂນລັກຂະນະຄລາສ-ເອບີດ້ວຍທຽນຊືສເຕົອຮ່າເສມືອນເກຕລອຍງານວິຈັນໜີໄດ້ອຳນວຍແບບໃຫ້ງຈະສາມາດทำงานທີ່ແຮງດັນໄຟເລີ້ຍ 1 ໂວລີຕໍ່ ຈະສາຍພານກະແສຍຸກທີ່ສອງທີ່ນໍາເສນອນໜີຖຸກອຳນວຍແບບໂດຍໃຫ້ເທິໂນໂລຢີຢືນສຂານດາ 0.18 ໡ີໂຄຣເມຕຣ ຈາກຜລກກາຈໍາລອງງານຈະສາຍພານກະແສຍຸກທີ່ສອງທີ່ນໍາເສນອແສດງແຮງດັນອຳນຸພຸດແລະເອົາຕຸພູກສົງມີ່ວ່າງປົງປັບຕິກາງກວ້າງ ແລະຜລກກາຈໍາລອງພບວ່າແຮງດັນ $v_x = v_y$ ແລະ $i_z = i_x$ ໃນລັກຂະນະເຊີງເສັ້ນກຳລັງສູນເສີຍຂອງງານຈະສາຍພານກະແສຍຸກທີ່ສອງທີ່ໃຊ້ການໄບວັດທີ່ເກຫຼາຕ່າເທົ່າກັບ 40 ໡ີໂຄຣວັດຕໍ່ ການປ້ອນແຮງດັນທີ່ขาບດີຕ່າເທົ່າກັບ 40 ໡ີໂຄຣວັດຕໍ່ ແລະທຽນຊືສເຕົອຮ່າເສມືອນເກຕລອຍມີຄ່າເທົ່າກັບ 40 ໡ີໂຄຣວັດຕໍ່

คำสำคัญ: วัจรสayıพานกระແສຍทីសອງ, ໂວທីເວ, ແຮງດັນໄຟເລື່ອງຕໍ່າ, ທຣານຊີສເຕວົວເສີມອິນເກຕລອຍ, ກາຣປ້ອນແຮງດັນທີ່ຂາບວດ

Abstract

This paper is presented the low-voltage simple CMOS OTA-based CCII with technique. The input stage of the circuit is designed using bulk-driven and quasi-floating-gate (QFG) transistor while QFG transistors in the output stage are connected in the class AB configuration. The low-voltage techniques are employed, enabling the circuit to operate under 1 V supply voltage. The proposed CCIs are designed using 0.18 μ m CMOS technology, and simulation results show rail-to-rail input and output swings. The voltage and current transfer characteristic is $v_x = v_y$ and $i_z = i_x$, respectively. Finally, power dissipation of the second generation current conveyor with gate-driven is 40 μ W, bulk-driven is 40 μ W and quasi-floating-gate (QFG) transistor is 40 μ W.

Keywords: CCII, OTA-Based, low voltage, quasi-floating-gate transistor, bulk-driven transistor

¹ สาขาวิชาภิสุวรรณ์อิเล็กทรอนิกส์ คณะวิทยาศาสตร์และเทคโนโลยี มหาวิทยาลัยราชภัฏนครปฐม

E-mail: thawatchait@npru.ac.th

บทนำ


วงจรสายพานกระแสสูตรที่สอง (Second generation current conveyor: CCII) ถูกออกแบบขึ้น (Smith and Smith) ซึ่งวงจรสายพานกระแสสูตรที่สองคือวงจรที่ทำงานในโหมดกระแส ซึ่งวงจรโหมดกระแสเมื่อตีกว่าจะมีโหมดแรงดันในเรื่องยานการสิ่งของสัญญาณและแนวโน้มที่เกี่ยวกับว่า วงจรสายพานกระแสสูตรที่สองถูกนำไปออกแบบขั้นการประยุกต์ใช้งาน เป็นวงจรถ่ายโอนความนำ วงจรขยายกระแส วงจรอกรองความถี่ วงจรกำเนิดสัญญาณหรือวงจรօสซิลเลเตอร์ และวงจรอื่น ๆ

ในปัจจุบันนี้ วงจรอิเล็กทรอนิกส์ประเพณทางจารุรวมมีขนาดลดลงตามไฟเลี้ยงส่งผลให้วงจรจำเป็นที่จะต้องทำงานภายใต้ไฟเลี้ยงหนึ่งโวลต์หรือต่ำกว่า (Yan & Sanchez-Sinencio, 2000) ขณะเดียวกันย่านการสิ่งของสัญญาณเทียบกับสัญญาณรบกวนมีขนาดน้อยลง ซึ่งแรงดันขีดเริ่ม คือข้อจำกัดหนึ่งของวงจรรวมทำงานที่แรงดันไฟเลี้ยงต่ำมากไม่ได้วงจรสายพานกระแสสูตรที่สองถูกออกแบบด้วยพื้นฐานของวงจรทรานซิสเตอร์ (Kasemsuwan & Nakhlo, 2007) วงจรเมื่อช่วงปฏิบัติการที่กว้าง แต่ไม่สามารถทำงานภายใต้แรงดันไฟเลี้ยงต่ำมากได้วงจรสายพานกระแสสูตรที่สองถูกออกแบบด้วยพื้นฐานของวงจรอทีเอ (Ferri & Guerrini, 2003) ซึ่งใช้วิธีการใบอัลฟ์ที่ขาเกทของมอสเฟต วิธีการออกแบบดังกล่าวสามารถทำให้วงจรสายพานกระแสสูตรที่สองมีอินพุตโหนด V_Y และเอาต์พุตโหนด V_X ที่สามารถสิ่งกว้างได้ และกระแสอินพุต i_X เท่ากับกระแสเอาต์พุต i_Z แต่ในกรณีการสร้างวงจรอทีเอด้วยภาคอินพุต nMOS เมื่อสัญญาณสิ่งมากจะสามารถทำงานได้ แต่เมื่อสัญญาณสิ่งน้อยกว่าแรงดันขีดเริ่ม วงจรไม่สามารถทำงานได้ ในทางตรงข้าม เมื่อวงจรสายพานกระแสสูตรที่สองใช้มอสเฟต pMOS เมื่อวงจรได้รับสัญญาณอินพุตสิ่งมาก วงจรไม่สามารถทำงานได้ แต่เมื่อสัญญาณอินพุตสิ่งน้อยลงต่ำกว่าแรงดันขีดเริ่มของ pMOS วงจรจะสามารถทำงานได้ด้วยการออกแบบด้วยการป้อนแรงดันอินพุตที่ขาเกทของ nMOS หรือ pMOS วงจรจะมีข้อจำกัดในเรื่องการสิ่ง งานวิจัย (Khateb et al., 2011) ใช้วิธีการใบอัลฟ์ที่ขาบอร์ด์มาออกแบบวงจรขยายคู่ผิดต่างซึ่งแรงดันไฟเลี้ยงต่ำได้ เนื่องจากภาคเอาต์พุตต่อในลักษณะแคลสโซด ดังนั้น แรงดันเอาต์พุตไม่สามารถสิ่งได้กว้าง มีนักวิจัยได้นำเสนอวิธีการที่ใช้ทรานซิสเตอร์แบบเกตโลย (Fani & Farshidi, 2012) ซึ่งอินพุตและเอาต์พุตของวงจรสามารถสิ่งกว้างได้ เนื่องจากตัวเก็บประจุมีค่ามากหลายตัวส่งผลให้ความสามารถในการทำงานของวงจรไม่ดีพอ

งานวิจัยนี้นำเสนอวงจรสายพานกระแสสูตรที่สองซึ่งใช้วิธีการออกแบบบางจราจอร์คืออินพุตด้วยทรานซิสเตอร์ใบอัลฟ์ที่ขาบอร์ด์และทรานซิสเตอร์เมื่อไนเกตโลยซึ่งวิธีการที่นำเสนอจะทำให้วงจรสายพานกระแสสูตรที่สองทำงานภายใต้แรงดันไฟเลี้ยงต่ำได้ (เท่ากับ 1 โวลต์) และเอาต์พุตของวงจรมีช่วงปฏิบัติการกว้าง (output wide swing) วงจรที่นำเสนอ มีกำลังสัญญาณของวงจรสายพานกระแสสูตรที่สองที่ใช้การป้อนแรงดันที่ขาบอร์ด์ และทรานซิสเตอร์เมื่อไนเกตโลย ซึ่งแต่ละวงจรมีค่าเท่ากับ 40 ไมโครวัตต์

คุณลักษณะวงจรสายพานกระแสสูตรที่สอง (Second generation current conveyor: CCII)

รูปภาพที่ 1 (ก) แสดงสัญลักษณ์วงจรสายพานกระแสสูตรที่สอง ประกอบด้วยโหนด V_Y , V_X และ V_Z เมื่อ V_Y คือแรงดันอินพุต V_X และ V_Z คือแรงดันเอาต์พุตกระแส i_X คือ กระแสอินพุต และกระแส i_Z คือกระแสเอาต์พุต ภาพที่ 1(ข) แสดงบล็อกโดยรวมของวงจรสายพานกระแสสูตรที่สองที่นำเสนอ ประกอบด้วยวงจรถ่ายโอนความนำภาคที่หนึ่ง (G_{m1}) และวงจรถ่ายโอนความนำภาคที่สอง ($G_{m2,3}$) จำนวนสองวงจรต่อลักษณะนานกัน ซึ่งเอาต์พุตของ G_{m2} (V_X) ต่อป้อนกลับไปยังอินพุตขาลบของ G_{m1} ในลักษณะป้อนกลับแบบลบ (Negative feedback) คุณลักษณะของบล็อกโดยรวมของวงจรสายพานกระแสสูตรที่สองจะเป็นไปตามสมการที่ (1) กล่าวคือ แรงดัน $V_X = V_Y$ และ $i_Z = i_X$ เมื่อ $i_Y = 0$



รูปภาพที่ 1 วงจรสายพานกระแสเดี่ยวที่สอง (ก) สัญลักษณ์ (ข) บล็อกไดอะแกรมวงจรที่นำเสนอด้วย

$$\begin{bmatrix} v_x \\ i_y \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 0 \\ 1 & 0 & 0 \end{bmatrix} \begin{bmatrix} i_x \\ v_y \\ v_z \end{bmatrix} \quad (1)$$

วงจรสายพานกระแสเดี่ยวที่สองที่ใช้วิธีการออกแบบให้ทำงานที่แรงดันไฟฟ้าเลี้ยงตัว

1. นอสเฟตที่ใช้การใบอัลล์ท์ชาเกท (Gate-driven MOS transistor)

รูปภาพที่ 2 (ก) แสดงวงจรขยายเชิงปฏิบัติการ ซึ่งประกอบด้วยวงจรขยายสองภาค ภาคที่หนึ่งประกอบด้วย มอสเฟต M_1-M_4 และวงจรภาคเอาต์พุตประกอบด้วยมอสเฟต M_5 และ M_6 การทำงานของวงจรสามารถอธิบายได้ดังนี้เมื่อ สัญญาณอินพุตผลิตต่างเข้ามาที่ v_{IN+} และ v_{IN-} สัญญาณดังกล่าวจะถูกขยายออกไปที่หนند v_{O1} แรงดันที่หนند v_{O1} ถูกขยายโดย วงจรขยายภาคเอาต์พุต ($M_{3a,b}-M_{4a,b}$) ซึ่งต่อในลักษณะคลาส-เอบี (Ramirez-Angulo et al., 2006) แรงดันใบอัลล์ท์ชาเกท V_B2 โดยใบอัลล์ท์ชาเกทตัวต้านทาน R_{G3a} และ R_{G4a} ซึ่งมีค่าความต้านทานมากตัวต้านทาน R_{C1} และตัวเก็บประจุ C_{C1} ทำหน้าที่ ชดเชยผลตอบสนองความถี่ของวงจรขยายให้มีเสถียรภาพ

รูปภาพที่ 2 (ข) แสดงวงจรสายพานกระแสเดี่ยวที่สองแบบแรงดันใบอัลล์ท์ชาเกท ซึ่งวงจรประกอบด้วยวงจรภาคที่หนึ่ง ประกอบด้วยมอสเฟต M_1-M_4 และวงจรภาคเอาต์พุตประกอบด้วยมอสเฟต M_5-M_8 วงจรสายพานกระแสเดี่ยวที่สองแบบแรงดัน ใบอัลล์ท์ชาเกทอาศัยหลักการของวงจรขยายเชิงปฏิบัติการด้วยวิธีการต่อวงจรในลักษณะป้อนกลับแบบลบ กล่าวคือ ขา v_{IN+} ถูกกำหนดให้เป็นหนند Y และขา v_{IN-} ถูกต่อเข้ากับเอาต์พุต V_{out} ถูกกำหนดเป็นหนند X การทำงานของวงจรสามารถอธิบาย ได้ดังนี้ เมื่อสัญญาณอินพุตเข้ามาที่ v_Y ของมอสเฟต M_1 วงจรภาคอินพุตจะทำการขยายสัญญาณที่ v_{O1} และถูกขยายต่อที่ภาค เอาต์พุต M_5-M_6 เนื่องจากหลักการทำงานของวงจรป้อนกลับแบบลบ แรงดัน v_X จะมีค่าเท่ากับ v_Y เราสามารถวิเคราะห์หาค่า ความต้านทานที่หนند X ซึ่งสามารถหาได้ในสมการที่ (2)

$$R_X \cong \frac{1}{g_{m1(2)}(r_{O1} \parallel r_{O3})(g_{m5} + g_{m6})} \quad (2)$$

เมื่อ $g_{m1(2)}$ คือค่าถ่ายโอนความนำ $M_{1,2}g_{m5}$ และ g_{m6} คือค่าถ่ายโอนความนำ M_5 และ M_6 และ r_{O1} และ r_{O3} คือค่า ความต้านทานเอาต์พุตของมอสเฟต M_1 และ M_3

วงจรภาคเอาต์พุต M_7-M_8 ถูกต่อขึ้นกับ M_5-M_6 เมื่อเกิดแรงดันເອົ້າที่ v_{O1} อันเนื่องมาจากกระแสอินพุตที่หนند X มอสเฟตจะทำการจ่ายและดึงกระแสตามมอสเฟต M_5-M_6 ดังนั้น วงจรภาคเอาต์พุต M_7-M_8 ถูกกำหนดเป็นหนند Z หลักการ ทำงานของวงจรสามารถอธิบายได้ดังนี้ เมื่อใบอัลล์ท์ชาเกท v_Y และป้อนกระแส i_X เข้าที่หนند X จะเกิดแรงดันເອົ້າที่ v_{O1} แรงดัน v_{O1} ถูกเปลี่ยนเป็นกระแส i_Z ดังนั้น กระแส i_Z จะเท่ากับกระแส i_X

2. มอสเฟตที่ใช้การใบอัลติข้าบอ็ด (Bulk-driven MOS transistor)

ภาพที่ 2 (ค) แสดงวงจรสายพานกระแสแยุคที่สองที่นำเสนอด้วยวงจรสายพานกระแสแยุคที่สองแบบมอสเฟตที่ใช้การใบอัลติข้าบอ็ด ซึ่งประกอบด้วยวงจรขยายสองภาค ภาคที่หนึ่งประกอบด้วยมอสเฟต M_1-M_4 และภาคที่สองประกอบด้วยมอสเฟต M_5-M_8 ภาคເອົາດີພຸດຈະทำงานລັກຂະນະຄລາສ-ເອບີ

การทำงานของวงจรสามารถอธิบายได้ดังนี้ เมื่อสัญญาณอินพຸตเข้ามาที่ V_Y (ข้าบอ็ด) ของมอสเฟต M_1 วงภาครີນພຸດຈະทำการขยายสัญญาณที่ V_{O1} และถูกขยายต่อที่ภาคເອົາດີພຸດ M_5-M_6 เนื่องจากหลักการทำงานของวงจรปິ່ອນກັບແບບລບ แรงดัน V_X จะมีค่าเท่ากับ V_Y เราสามารถวิเคราะห์หาค่าความต้านทานที่ໂຫດ X ซึ่งสามารถหาได้ในสมการที่ (3)

$$R_X \cong \frac{1}{g_{mb1(2)}(r_{O1} \parallel r_{O3})(g_{m5} + g_{m6})} \quad (3)$$

เมื่อ $g_{mb1(2)}$ คือค่าถ่ายโอนความนำ $M_{1(2)}$

หลักการทำงานใหม่โดยกระแสของวงจรสายพานกระแสแยุคที่สองที่นำเสนอมีลักษณะการทำงานเช่นเดียวกับวงจรสายพานกระแสแยุคที่สองแบบใบอัลติข้าเกท


3. มอสเฟตแบบเกหلوຍເສມືອນ (Quasi-floating gate MOS transistor)

รูปภาพที่ 2 (ง) แสดงวงจรสายพานกระแสแยุคที่สองที่นำเสนอด้วยวงจรสายพานกระแสแยุคที่สองแบบมอสเฟตแบบเกหلوຍເສມືອນประกอบด้วยวงจรขยายสองภาค ภาคที่หนึ่งประกอบด้วยมอสเฟต M_1-M_4 และภาคที่สองประกอบด้วยมอสเฟต M_5-M_8 สัญญาณอินพຸตต่อกับตัวເກີບປະຈຸງซึ่งເຂົ້ມຕ່ອງຮວ່າງອິນພຸດກັບຂາກຂອງທຽບນິສເຕ່ອຣ M_1 และ M_2 ซึ่งເປັນເກຫລອຍເສມືອນ (QFG) เราสามารถใบอัลติข้าให้วงจรขยายภาคອິນພຸດทำงานที่แรงดันໄຟເລີ່ມຕໍ່ໄດ້ໂດຍໃບອຳນວຍໃຫຍ່ແບບລບ แรงดัน V_{B3} ไปอັນມືກ່າວ່າ V_Y โดยໃບອັນມືກ່າວ່າ R_{G1} และ R_{G2}

การทำงานของวงจรสามารถอธิบายได้ดังนี้ เมื่อสัญญาณอินพຸตเข้ามาที่ V_Y (ขาຕັ້ງເກີບປະຈຸງທີ່ເຂົ້ມຕ່ອງຮວ່າງອິນພຸດກັບຂາກຂອງເສມືອນ) ของมอสเฟต M_1 วงภาครີນພຸດຈະทำการขยายสัญญาณที่ V_{O1} และถูกขยายต่อที่ภาคເອົາດີພຸດ M_5-M_6 เนื่องจากหลักการทำงานของวงจรปິ່ອນກັບແບບລບ แรงดัน V_X จะมีค่าเท่ากับ V_Y เราสามารถวิเคราะห์หาค่าความต้านทานที่ໂຫດ X ซึ่งสามารถหาได้ในสมการที่ (4)

$$R_X \cong \frac{1}{g_{m1(2)}(r_{O1} \parallel r_{O3})(g_{m5} + g_{m6})} \quad (4)$$

หลักการทำงานใหม่โดยกระแสของวงจรสายพานกระแสแยุคที่สองที่นำเสนอมีลักษณะการทำงานเช่นเดียวกับวงจรสายพานกระแสแยุคที่สองแบบใบอัลติข้าเกท



รูปภาพที่ 2 (ก) วงจรขยายเชิงปฏิบัติการ (ข) วงจรสายพานกระแสแสยุคที่สองใช้ทรานซิสเตอร์บีอัสที่ขาเกท (ค) วงจรสายพานกระแสแสยุคที่สองใช้ทรานซิสเตอร์บีอัสที่ขาบอดี้ (ง) วงจรสายพานกระแสแสยุคที่สองใช้ทรานซิสเตอร์แบบเกลอลอยสมีมื่อน

การจำลองและผลการจำลอง


งานวิจัยนี้ได้ใช้โปรแกรม HSPICE ทำการจำลองผลการทำงานของวงจรที่นำเสนอดังนี้ใช้เทคโนโลยีซิมอส TSMC ขนาด 0.18 ไมโครเมตร และทุกวงจรทำงานภายใต้ไฟเลี้ยง 1 โวลต์กระแสบวกภาคอินพุตมีค่าเท่ากับ 20 ไมโครแอมป์และเอาต์พุตแต่ละสาขา มีค่าเท่ากับ 10 ไมโครแอมป์ วงจรในภาพที่ 2 (ข) (ค) และ (ง) ป้อนแรงดันใบอัสที่ขาเกทเท่ากับ 0.5 โวลต์ ขณะที่ภาคเอาต์พุตป้อนแรงดันใบอัสที่ขาเกทของพีมอสเท่ากับ 0.5 โวลต์ ซึ่งป้อนผ่านตัวต้านทาน $R_{G1} - R_{G4}$ ค่าความต้านทานที่ใช้ใบอัสทรายนิชิสเตอร์มีค่าสูงมากซึ่งตัวต้านทานถูกสร้างด้วยมอสเฟต pMOS โดยที่ทราบชิสเตอร์ทุกตัวทำงานในย่านคักหอฟ ตารางที่ 1 แสดงค่าอัตราส่วนขนาดของมอสทรายนิชิสเตอร์ในวงจรสายพานกระแสสูญค่าส่องที่นำเสนอดังตารางที่ 2 แสดงค่าตัวเก็บประจุและตัวต้านทานในวงจรสายพานกระแสสูญค่าส่องที่นำเสนอดัง

ตารางที่ 1 ค่าอัตราส่วนขนาดของมอสทรายนิชิสเตอร์ในวงจรสายพานกระแสสูญค่าส่องที่นำเสนอดัง

มอสทรายนิชิสเตอร์	ใบอัสที่ขาเกท	ใบอัสที่ขาบดี	เกทโลยเมเนื่อง
	W/L (μm)	W/L (μm)	W/L (μm)
$M_{1,2}$	15/0.18	10/0.18	10/0.18
$M_{3,4}$	4.2/0.18	4.2/0.18	4.2/0.18
$M_{5,7}$	4.2/0.18	4.2/0.18	4.2/0.18
$M_{6,8}$	13.65/0.18	13.65/0.18	13.65/0.18
M_{C1}	520/0.2	111/1	101.1/1
$M_{RG1,2,3}$	0.2/600		

ตารางที่ 2 ค่าของตัวเก็บประจุและตัวต้านทานในวงจรสายพานกระแสสูญค่าส่องที่นำเสนอดัง

ตัวเก็บประจุ		ตัวต้านทาน	
$C_{G1,2}$	1 pF	R_{C1}	15 k Ω
$C_{G3,4}$	3 pF		
C_{C1}	2 pF		



รูปภาพที่ 3 ผลการจำลองการทำงานของวงจรที่นำเสนอด้วย แรงดัน V_x เทียบกับแรงดัน V_y (ข) กระแสเอาต์พุต i_z เทียบกับ i_x (ค) ผลการตอบสนองทางความถี่ V_x/V_y (ง) ผลการตอบสนองทางความถี่ i_z/i_x และ (จ) แรงดันเอาต์พุต V_x

รูปภาพที่ 3 แสดงผลการจำลองการทำงานของวงจรสายพานกระแสเสยุคที่สองที่นำเสนอด้วย รูปภาพที่ 3 (ก) แสดงผลการจำลองการป้อนแรงดันที่หนด y (V_y) ซึ่งทำการปรับค่าตั้งแต่ -1.5 โวลต์ ถึง 1.5 โวลต์ แล้ววัดแรงดันที่หนด x (V_x) จากผลการจำลองพบว่าแรงดันที่หนด x (V_x) ของวงจรสายพานกระแสเสยุคที่สองที่นำเสนอสามารถตามแรงดันที่หนด y (V_y) ได้

หรือ $v_x = v_y$ รูปภาพที่ 3 (ข) แสดงผลการจำลองการป้อนกระแส (i_x) เข้าที่หนด X ซึ่งทำการปรับค่าตั้งแต่ $-1000 \mu A$ ถึง $1000 \mu A$ และทำการวัดกระแสเอาต์พุต i_z จากผลการทดลองพบว่ากระแสเอาต์พุต i_z วงจรสายพานกระแสยุคที่สองที่นำเสนอสามารถตามกระแสอินพุต i_x ได้ในช่วง $600 \mu A$ ถึง $-600 \mu A$ รูปภาพที่ 3 (ค) แสดงผลการตอบสนองความถี่ v_x/v_y พบว่าความถี่ของวงจรสายพานกระแสยุคที่สองแบบใบอัสที่ขาเกมีค่าเท่ากับ 11 MHz วงจรสายพานกระแสยุคที่สองแบบใบอัสที่ขาบอดีมีค่าเท่ากับ 2.85 MHz และ วงจรสายพานกระแสยุคที่สองแบบเกทโลยเมื่อมีค่าเท่ากับ 10.5 MHz รูปภาพที่ 3 (ง) แสดงผลการตอบสนองความถี่ i_z/i_x จากผลการทดลองพบว่างจรสายพานกระแสที่ป้อนแรงดันอินพุตที่ขาเกมีค่าความถี่ 877 MHz วงจรสายพานกระแสยุคที่สองแบบป้อนแรงดันที่ขาบอดีมีค่าความถี่ 1.06 GHz และ วงจรสายพานกระแสยุคที่สองแบบเกทโลยเมื่อมีค่าเท่ากับ 1.13 GHz รูปภาพที่ 3 (จ) แสดงแรงดันเอาต์พุต v_x ของวงจรสายพานกระแสยุคที่สองที่นำเสนอมีปัจจุบันไซน์ที่ความถี่ 100 kHz จากผลการทดลองพบว่าแรงดันเอาต์พุตสวิงของวงจรสายพานกระแสยุคที่สองที่นำเสนอมีค่ามากกว่างจรสายพานกระแสที่ป้อนแรงดันอินพุตที่ขาเกท

บทสรุป

งานวิจัยนี้นำเสนอว่างจรชื่อสายพานกระแสยุคที่สองด้วยวิธีการออกแบบให้แรงดันไฟเลี้ยงต่อการออกแบบวงจรสายพานกระแสยุคที่สองได้ใช้วิธีการของทรานซิสเตอร์แบบป้อนอินพุตที่ขาบอดี และทรานซิสเตอร์แบบเมื่อนกตโดยเพื่อให้วงจรสามารถทำงานภายใต้ไฟเลี้ยงต่ำมากได้ และมีช่วงปฏิบัติกว้าง ผลการจำลองแสดงแรงดัน v_x ของวงจรที่นำเสนอสามารถตามแรงดัน v_y ได้ หรือ v_x มีค่าเท่ากับ v_y และกระแสเอาต์พุต i_z ของวงจรที่นำเสนอสามารถตามกระแสอินพุต i_x ได้ หรือกระแส i_z มีค่าเท่ากับ i_x และสัญญาณเอาต์พุตของวงจรที่นำเสนอ มีช่วงปฏิบัติการกว้างกว่างจรสายพานกระแสยุคที่สองแบบป้อนแรงดันอินพุตเข้าที่ขาเกท

เอกสารอ้างอิง

- Fani, R. & Farshidi, E. (2012). A FG-MOS based fully differential current controlled current conveyor and its applications. *Cir. Sys. Sig. Pro.*, 32 (3), 1-19.
- Ferri, G. & Guerrini, N.C. (2003). *Low-voltage low-power CMOS current conveyors*. Kluwer Academic Publishers.
- Kasemsuwan, V. & Nakhlo, W. (2007). A simple 1.5 V rail-to-rail CMOS current conveyor. *J. Cir. Sys. Comp.*, 16 (4), 627-639.
- Khateb, F., Khatip, N., & Kubanek, D. (2011). Novel low-voltage low-power high-precision CCII \pm based on bulk-driven folded cascode OTA. *Mic. J.*, 42, 622-631.
- Ramirez-Angulo, J., Carvajal, R.G., Galan, J.A., & Lopez-Martin, A. (2006). A Free but efficient low-voltage class-AB two-stage operational amplifier. *IEEE Trans Cir. Syst. II, Express Briefs*, 53 (7), 568-571.
- Smith, S.A. & Smith, K.C. (1970). A second-generation current conveyor and its applications. *IEEE Trans. Cir. Theory*, CT-17 (1), 132-134.
- Yan, S. & Sanchez-Sinencio, E. (2000). Low voltage analog circuit design techniques: A tutorial. *IEICE Trans. Ana. Integ. Cir. Sys.*, E00-A 2, 1-17.